深入解析MSPM0 SPI模块：从架构原理到高效驱动实践

1. 项目概述：为什么需要深入理解SPI模块？

在嵌入式开发领域，尤其是基于MCU（微控制器）的项目中，SPI（Serial Peripheral Interface）总线几乎是工程师的“必修课”。无论是驱动一块OLED屏幕、读取温湿度传感器数据，还是与外部Flash或SRAM通信，SPI都扮演着至关重要的角色。它以其协议简单、无需寻址、全双工高速传输的特性，成为连接各类外设的首选接口之一。

然而，在实际项目中，很多开发者对SPI的认知可能停留在“四根线（SCLK, MOSI, MISO, CS）、四种模式（CPOL/CPHA）”的层面。当遇到通信不稳定、数据错位、DMA传输不触发，或是需要兼顾低功耗设计时，往往只能靠“试”和“猜”。这种基于表象的理解，在面对像TI MSPM0这类资源丰富、配置灵活的现代微控制器时，就显得力不从心了。MSPM0的SPI模块远不止一个简单的移位寄存器，它集成了独立的TX/RX FIFO、灵活的时钟分频与采样点调节、对Motorola和TI两种帧格式的原生支持，以及深度集成的DMA触发机制。不理解这些硬件机制背后的设计逻辑，就无法写出高效、稳定、可靠的驱动代码。

我过去在调试一块搭载了多个SPI从设备（包括ADC和DAC）的精密测量板时，就曾因为对FIFO中断触发水位和DMA对齐机制理解不透彻，导致数据吞吐率远低于理论值，并且偶尔出现数据包丢失。后来通过深入研究数据手册和示波器抓取时序，才真正摸清了从寄存器配置到物理信号之间的完整链条。因此，本文的目的就是结合MSPM0 L系列微控制器的官方文档，为你彻底拆解其SPI模块的每一个关键细节。我们不仅要知道怎么配，更要明白为什么这么配，以及配置不当会引发什么问题。这不仅仅是阅读数据手册，更是将手册上的冰冷参数，转化为你手中可预测、可调试的实战工具。

2. MSPM0 SPI模块核心架构与设计思路

MSPM0的SPI模块是一个高度集成化的通信外设，其设计目标是在提供高灵活性的同时，最大限度地减轻CPU的负担，并确保通信的可靠性。理解其整体架构，是进行正确配置和高效编程的基础。

2.1 模块功能定位与核心特性

SPI模块在MSPM0中定位为一个全功能的同步串行通信控制器，它既可以作为主机（Controller）发起和控制通信，也可以作为从机（Peripheral）响应主机的命令。这种双模式支持使得MSPM0在复杂的系统中可以灵活地扮演不同角色。

其核心特性决定了它的能力边界：

  • 可配置的主/从模式：通过一个寄存器位（CTL1.CP）即可切换，这在需要动态改变拓扑（例如，设备既要从传感器读数据，又要向另一个MCU转发数据）的场景下非常有用。
  • 独立的TX/RX FIFO：这是现代SPI控制器与老式移位寄存器式SPI的关键区别。每个FIFO深度为4，宽度为16位。TX FIFO允许CPU或DMA提前写入多个待发送的数据帧，从而在连续传输时避免因软件延迟造成的时序中断。RX FIFO则能缓存连续接收到的多个数据帧，为软件读取留出响应时间，有效防止数据溢出（Overrun）丢失。
  • 灵活的数据帧格式：支持4位到16位（主机模式）或7位到16位（从机模式）的可变数据帧长度。这使其能够适配那些非标准8位或16位数据宽度的特殊外设，例如某些采用12位数据格式的ADC芯片。
  • 双协议格式支持：除了最通用的Motorola SPI格式（即我们常说的SPI模式0/1/2/3），还原生支持Texas Instruments同步串行帧格式。TI格式的CS信号行为与Motorola格式不同，它在每个数据帧开始时产生一个SCLK周期宽度的脉冲，而非在整个传输期间保持有效。这对于驱动某些TI自家的DAC或编解码器芯片是必需的。
  • 深度集成的DMA支持：模块提供了独立的TX和RX DMA触发信号。这意味着当TX FIFO有空闲位置，或RX FIFO数据达到预设水位时，硬件会自动向DMA控制器发出请求，实现数据搬移的完全自动化。这是实现高带宽、低CPU占用率通信的关键。

2.2 信号引脚与连接拓扑解析

SPI通信依赖于一组明确的信号线，MSPM0通过IOMUX（输入输出复用器）将这些信号映射到具体的物理GPIO引脚上。理解每个引脚在不同模式下的角色至关重要。

表1：SPI模块引脚功能详解

引脚名称全称与描述控制器模式外设模式关键注意事项
SCLK串行时钟输出。由控制器产生，用于同步数据传输。输入。接收来自控制器的时钟信号。时钟极性和相位（CPOL/CPHA）由此信号定义。需注意板级走线长度，过长会引起时序问题。
PICO外设输入，控制器输出数据输出线（MOSI）。控制器由此发送数据给外设。数据输入线（MISO）。外设由此接收来自控制器的数据。名称容易混淆，记住核心：对控制器而言是输出（Controller Out）。
POCI外设输出，控制器输入数据输入线（MISO）。控制器由此接收来自外设的数据。数据输出线（MOSI）。外设由此发送数据给控制器。对控制器而言是输入（Controller In）。
CS0/1/2/3片选信号 0/1/2/3输出。用于在多个外设中选择当前通信的目标。输入（仅CS0在4线模式有效）。用于被控制器选中。极性可编程（高有效或低有效）。CS3引脚可复用为命令/数据（CD）线，用于LCD等设备。

根据不同的应用需求，SPI可以配置为多种连接方式：

  • 3线连接：仅使用SCLK、PICO、POCI三根线，不使用CS信号。适用于单一外设、无需片选的场景，或者某些特定协议。此时，外设需要始终处于“被选中”状态。
  • 4线标准连接：使用SCLK、PICO、POCI和一根CS线（通常CS0）。这是最常见的连接方式，一个控制器带一个外设。
  • 4线多外设连接：一个控制器通过多根CS线（CS0-CS3）连接多个外设。所有外设的SCLK、PICO、POCI并联，控制器通过拉低对应外设的CS线来选中它。必须确保任何时候只有一根CS线有效，否则会发生数据总线冲突。
  • 带命令/数据（CD）线的4线连接：将CS3引脚配置为CD线，常用于驱动LCD屏等设备，用CD线的电平来区分当前传输的是命令还是数据。

实操心得：引脚配置陷阱在初始化时，除了配置SPI模块本身，务必通过IOMUX正确地将上述功能映射到指定的GPIO引脚。一个常见的错误是只配置了SPI寄存器，却忘了设置GPIO的复用功能，导致信号无法输出到引脚上。另外，如果SCLK在空闲时被配置为高电平（CPOL=1），建议同时启用该GPIO的内部上拉电阻，以确保在SPI禁用期间引脚电平稳定，避免因浮空引入噪声。

2.3 时钟系统与速率生成机制

SPI的通信速率（比特率）直接由SCLK的频率决定。MSPM0 SPI模块的时钟生成链非常清晰，分为两步：选择源时钟并进行分频。

第一步：选择功能时钟源通过SPIx.CLKSEL寄存器选择模块的基础时钟源，可选：

  1. BUSCLK：总线时钟。这是运行CPU和外设的主时钟，频率较高（例如32MHz）。选择它能获得最高的SPI时钟速率。
  2. MFCLK：模块功能时钟。可能是一个独立于总线时钟的时钟源，通常用于提供特定频率或保证低功耗运行时的时钟。
  3. LFCLK：低频时钟。用于低功耗场景，此时SPI通信速率很慢，但功耗极低。

第二步：生成功能时钟与SCLK

  1. 功能时钟= 所选时钟源 / (1 +CLKDIV)。CLKDIV是一个3位分频器，分频值1~8。
  2. SCLK= 功能时钟 / ((1 +SCR) * 2)。SCR是串行时钟速率寄存器，用于进行更精细的分频。

因此，最终的SCLK频率公式为：SCLK_freq = (Source_Clock_freq / (1 + CLKDIV)) / ((1 + SCR) * 2)

举例计算：假设源时钟BUSCLK为32MHz，设置CLKDIV = 1(2分频)，SCR = 0。 则功能时钟 = 32MHz / 2 = 16MHz。 SCLK = 16MHz / ((1+0)*2) = 8MHz。 这是该配置下能得到的最高SCLK频率。如果需要1MHz的SCLK，可以设置CLKDIV=3(4分频)，SCR=1，计算得：功能时钟=8MHz，SCLK=8MHz/((1+1)*2)=2MHz；或者CLKDIV=1，SCR=7，计算得：SCLK=16MHz/((1+7)*2)=1MHz。有多种组合可以达到同一目标频率。

注意事项：最大速率限制数据手册中会给出SPI模块支持的最大SCLK频率，这个值不仅取决于内部时钟分频，还受制于GPIO的翻转速度（Slew Rate）和负载电容。例如，即使内部能产生20MHz的SCLK，如果GPIO配置在低速模式下，实际信号边沿会变得圆滑，可能导致建立/保持时间不足而通信失败。因此，在追求高速率时，务必同时检查并配置GPIO为高速模式。

3. 核心配置详解与寄存器操作指南

理解了架构之后，我们需要深入到寄存器层面，看看如何将这些特性配置出来。MSPM0的SPI寄存器设计相对直观，但一些细节配置关乎通信的成败。

3.1 工作模式与基本控制配置

配置SPI的第一步是确定其角色和基本通信参数。

  1. 主从模式选择：通过CTL1.CP位设置。1为控制器（主机），0为外设（从机）。一个常见的坑是：在切换主从模式或修改关键配置（如帧格式）前，必须先禁用SPI模块（CTL1.ENABLE = 0），配置完成后再重新启用。数据手册明确提到，为避免不可预测的行为，应在模块上电后（PWREN使能）、但ENABLE位为0时进行配置。

  2. 数据帧格式设置：

    • 数据帧长度：通过CTL0.DSS字段设置。范围4-16位（主机）或7-16位（从机）。写入TXDATA和读取RXDATA时，必须按此长度对齐访问。例如，设置12位数据长度，则应使用16位（半字）访问寄存器，但只需关注低12位。
    • 字节序：通过CTL1.MSB位设置。1为最高位（MSB）先发送，0为最低位（LSB）先发送。必须与外设的期望顺序严格一致，否则读取的数据高低位将是反的。
    • 奇偶校验：通过CTL1.PEN位使能，CTL1.PES位选择奇偶校验类型。使能后，会在数据帧的最后附加一个校验位。这是一个增强通信可靠性的功能，尤其适用于噪声环境。如果接收方校验失败，会置位RIS.PER中断标志。

  3. 协议帧格式选择：通过CTL0.FRF字段选择。0x0为Motorola SPI格式，0x1为TI同步串行格式。这两种格式的CS和SCLK行为有本质区别，必须根据外设芯片的数据手册来选择。

3.2 Motorola SPI模式下的时钟相位与极性

这是SPI通信中最核心也最容易出错的部分。Motorola格式通过CTL0.SPO（时钟极性）和CTL0.SPH（时钟相位）两个位定义了四种模式，常被称为模式0-3。

  • CPOL - Clock Polarity (SPO):

    • 0: SCLK空闲时为低电平。
    • 1: SCLK空闲时为高电平。
    • 它决定了SCLK信号在非传输期间的静态电平。

  • CPHA - Clock Phase (SPH):

    • 0: 数据在第一个SCLK边沿被采样（捕获）。
    • 1: 数据在第二个SCLK边沿被采样（捕获）。
    • 它决定了数据采样发生在哪个时钟边沿。

两者的组合构成了四种模式：

  • 模式0 (CPOL=0, CPHA=0): SCLK空闲低，数据在SCLK的上升沿被采样，下降沿变化。
  • 模式1 (CPOL=0, CPHA=1): SCLK空闲低，数据在SCLK的下降沿被采样，上升沿变化。
  • 模式2 (CPOL=1, CPHA=0): SCLK空闲高，数据在SCLK的下降沿被采样，上升沿变化。
  • 模式3 (CPOL=1, CPHA=1): SCLK空闲高，数据在SCLK的上升沿被采样，下降沿变化。

如何选择正确的模式？这完全取决于你的外设芯片。你必须查阅外设的数据手册，找到其SPI接口时序图，根据图中SCLK空闲电平和数据采样边沿来确定模式。控制器和所有外设的模式必须完全一致，这是SPI通信能正常工作的首要条件。

深度解析：SPH位对第一个数据位的影响数据手册特别指出，SPH位对传输的第一个数据位影响最大。当SPH=0时，在CS有效后，需要等待一个完整的SCLK边沿才开始采样数据，这意味着第一个数据位的变化时机与后续位不同。而当SPH=1时，第一个数据位在CS有效后立即准备就绪，在第一个时钟边沿就被采样。这一点在调试通信起始阶段的数据错位问题时需要格外关注。

3.3 FIFO操作与中断、DMA配置

FIFO是提升SPI通信效率的核心部件，与之配套的中断和DMA机制则决定了CPU如何与FIFO交互。

FIFO状态与触发水位：

  • 状态位：STAT寄存器中的TFE（发送FIFO空）、TNF（发送FIFO非满）、RFE（接收FIFO空）、RNF（接收FIFO非空）位，实时反映了FIFO的填充状态。
  • 触发水位：通过IFLS.TXIFLSEL和IFLS.RXIFLSEL可以配置FIFO触发中断或DMA请求的阈值。例如，可以设置当TX FIFO空（或少于1个条目）时触发TX DMA请求去填充数据；设置当RX FIFO有数据（例如达到1/2或3/4满）时触发RX DMA请求或CPU中断去读取数据。

中断配置： 中断使能寄存器IMASK可以独立使能多种中断源：

  • TXIM: 发送FIFO空中断。当TX FIFO从非空变为空时触发，提示软件可以发送下一批数据。
  • RXIM: 接收FIFO达到触发水位中断。提示软件有数据待读取。
  • RTIM: 接收超时中断。当SCLK空闲一段时间后RX FIFO中仍有数据时触发，可用于检测帧结束。
  • PERIM: 奇偶校验错误中断。

DMA配置： DMA是解放CPU的利器。SPI模块提供独立的DMA_TRIG_TX和DMA_TRIG_RX事件。

  1. TX DMA：通常配置为当TNF（发送FIFO非满）为真时触发。即FIFO有空位，DMA就可以从内存搬运数据到TXDATA寄存器。
  2. RX DMA：通常配置为当RNF（接收FIFO非空）为真时触发。即FIFO有数据，DMA就可以从RXDATA寄存器搬运数据到内存。
  3. 对齐：需要特别注意DMA传输的数据宽度与SPI数据帧长度的对齐。如果SPI配置为9-16位数据，应使用16位DMA传输；如果为4-8位，可使用8位DMA传输以提高总线效率。

一个典型的DMA+SPI数据流：

  1. 软件配置好SPI和DMA（源/目标地址、传输量等）。
  2. 软件向TX FIFO写入第一个数据（或使能DMA后自动触发）。
  3. SPI开始发送，TX FIFO空出位置，触发DMA请求。
  4. DMA自动搬运下一个数据到TX FIFO。
  5. 同时，接收到的数据填满RX FIFO至触发水位，触发RX DMA请求。
  6. DMA自动将RX FIFO数据搬运到内存。
  7. 整个过程无需CPU干预，直到DMA传输完成产生中断，通知CPU处理整块数据。

3.4 高级功能：延迟采样与重复传输

延迟采样 (CLKCTL.DSAMPLE)： 在高速或长走线情况下，信号从POCI引脚传入到SPI模块内部采样寄存器会有延迟。如果控制器在默认的SCLK边沿采样，可能采样到的是上一个比特位的数据，导致错位。DSAMPLE功能允许你将采样点向后延迟若干个功能时钟周期，以补偿这个传播延迟。调试技巧：当发现接收数据整体偏移一位时，除了检查模式，可以尝试启用并调整DSAMPLE值。

重复传输模式 (CTL1.REPEATTX)： 此模式仅用于控制器。设置一个非零的重复次数N后，写入TX FIFO的一个数据帧会被自动重复发送N次。这在某些特定场景下非常有用，例如：

  • 时钟生成：向一个不关心数据内容、只需要SCLK时钟的外设（如某些串行Flash）持续提供时钟。
  • 读取数据流：某些ADC在连续转换模式下，需要控制器先发送一个“读命令”，然后持续发送“空字节”来驱动SCLK，从而读取连续的转换结果。重复传输模式可以自动完成“空字节”的发送。
  • 协议要求：某些特殊协议要求同一命令或数据重复发送多次以确保可靠性。

注意事项：重复传输模式的顺序数据手册强调了使用此模式的正确顺序：1. 等待TX FIFO为空；2. 设置REPEATTX值；3. 向TXDATA写入要重复的数据；4. 等待接收完成。必须先清空FIFO再设置重复次数，否则当前FIFO中的数据行为是未定义的。

4. 实战配置流程与代码示例

理论最终要服务于实践。下面我将以一个具体的场景为例，展示如何从零开始配置MSPM0的SPI模块，并附上关键代码片段和解释。假设我们要驱动一个采用SPI模式0、8位数据帧的温湿度传感器。

4.1 初始化步骤分解

初始化SPI必须遵循一个明确的顺序，错误的顺序可能导致模块无法工作或行为异常。

步骤1：引脚复用与GPIO配置在配置SPI模块本身之前，必须先将相关GPIO引脚复用到SPI功能上。假设我们使用PA5作为SCLK，PA6作为PICO (MOSI)，PA7作为POCI (MISO)，PB2作为CS0。

// 使能GPIOA和GPIOB的时钟（此处为示例，具体时钟使能函数依SDK而定） GPIO_EnableClock(GPIOA_BASE); GPIO_EnableClock(GPIOB_BASE); // 配置PA5, PA6, PA7为复用功能，并选择SPI对应的AF（复用功能编号） GPIO_SetPinMux(GPIOA_BASE, 5, GPIO_MUX_ALTERNATE, 2); // AF2 对应 SPI0 SCLK GPIO_SetPinMux(GPIOA_BASE, 6, GPIO_MUX_ALTERNATE, 2); // AF2 对应 SPI0 PICO GPIO_SetPinMux(GPIOA_BASE, 7, GPIO_MUX_ALTERNATE, 2); // AF2 对应 SPI0 POCI // 配置PB2为通用输出，用于软件控制CS（也可以复用为SPI硬件CS，此处演示软件控制） GPIO_SetDir(GPIOB_BASE, 2, GPIO_DIR_OUTPUT); GPIO_WritePin(GPIOB_BASE, 2, 1); // 初始时CS置高（无效）

步骤2：SPI模块基础配置（在禁用状态下）首先确保SPI模块禁用，然后配置时钟、模式、数据格式等。

// 假设 SPI0 基地址为 SPI0_BASE // 1. 禁用SPI (CTL1.ENABLE = 0) HW_REG_WRITE(SPI0_BASE + OFFSET_CTL1, 0); // 2. 选择时钟源和分频 (CLKSEL & CLKDIV) // 使用BUSCLK (假设32MHz)，CLKDIV=1 (2分频)，得到功能时钟16MHz HW_REG_WRITE(SPI0_BASE + OFFSET_CLKSEL, CLKSEL_BUSCLK); HW_REG_WRITE(SPI0_BASE + OFFSET_CLKDIV, 1); // 分频值1代表除以(1+1)=2 // 3. 配置串行时钟速率寄存器 (CLKCTL)，设置SCR=0，得到SCLK=8MHz // 同时可以在此配置DSAMPLE等高级特性，此处暂不启用 HW_REG_WRITE(SPI0_BASE + OFFSET_CLKCTL, 0); // 4. 配置控制寄存器0 (CTL0) uint32_t ctl0_val = 0; ctl0_val |= (0x7 << CTL0_DSS_POS); // DSS=0x7，代表8位数据帧 (4+7=11? 注意：DSS值=数据位数-1) // 对于8位数据，DSS应设置为0x7 (即b111)。数据手册范围4-16位，对应DSS值3-15。 ctl0_val |= (0x0 << CTL0_FRF_POS); // FRF=0，Motorola SPI格式 ctl0_val |= (0x0 << CTL0_SPO_POS); // SPO=0，CPOL=0 ctl0_val |= (0x0 << CTL0_SPH_POS); // SPH=0，CPHA=0 -> SPI Mode 0 ctl0_val |= (0x0 << CTL0_CSSEL_POS); // 使用CS0信号 HW_REG_WRITE(SPI0_BASE + OFFSET_CTL0, ctl0_val); // 5. 配置控制寄存器1 (CTL1) uint32_t ctl1_val = 0; ctl1_val |= (1 << CTL1_CP_POS); // CP=1，控制器模式 ctl1_val |= (1 << CTL1_MSB_POS); // MSB first，高位先发 // PEN=0 (禁用奇偶校验), LBM=0 (禁用回环), REPEATTX=0 (禁用重复传输) HW_REG_WRITE(SPI0_BASE + OFFSET_CTL1, ctl1_val); // 6. (可选)配置FIFO中断触发水位 // 例如，设置TX FIFO为空时触发中断，RX FIFO至少有1个数据时触发中断 HW_REG_WRITE(SPI0_BASE + OFFSET_IFLS, (TXIFLSEL_EMPTY << TXIFLSEL_POS) | (RXIFLSEL_1_4 << RXIFLSEL_POS)); // 7. (可选)使能所需中断 HW_REG_WRITE(SPI0_BASE + OFFSET_IMASK, IMASK_TXIM | IMASK_RXIM); // 8. 最后，使能SPI模块 ctl1_val |= (1 << CTL1_ENABLE_POS); HW_REG_WRITE(SPI0_BASE + OFFSET_CTL1, ctl1_val);

4.2 阻塞式单字节读写函数实现

对于简单的传感器读写，阻塞式（查询方式）通信足够使用。下面实现一个基本的单字节交换函数。

/** * @brief 通过SPI发送一个字节并接收一个字节（阻塞式） * @param data: 要发送的字节 * @retval 接收到的字节 */ uint8_t SPI_TransferByte(uint8_t data) { // 1. 拉低CS，选中设备 GPIO_WritePin(GPIOB_BASE, 2, 0); // 微小延时，满足CS建立时间（具体时间需查传感器手册） Delay_us(1); // 2. 等待TX FIFO非满（TNF），即有空位可以写入 while((HW_REG_READ(SPI0_BASE + OFFSET_STAT) & STAT_TNF) == 0); // 3. 写入要发送的数据到TX FIFO // 注意：即使数据是8位，如果SPI配置为>8位，也需要按16位访问，高位补0 HW_REG_WRITE(SPI0_BASE + OFFSET_TXDATA, (uint16_t)data); // 4. 等待RX FIFO非空（RNF），即有数据可读 while((HW_REG_READ(SPI0_BASE + OFFSET_STAT) & STAT_RNF) == 0); // 5. 从RX FIFO读取接收到的数据 uint16_t received = HW_REG_READ(SPI0_BASE + OFFSET_RXDATA); // 6. 拉高CS，释放设备 // 可选：等待TX FIFO完全空（TFE）和传输真正结束，对于某些设备是必要的 while((HW_REG_READ(SPI0_BASE + OFFSET_STAT) & STAT_TFE) == 0); Delay_us(1); // 满足CS保持时间 GPIO_WritePin(GPIOB_BASE, 2, 1); // 7. 返回接收到的数据（取低8位） return (uint8_t)(received & 0xFF); }

4.3 使用DMA进行连续数据传输

当需要传输大量数据（如读写SPI Flash）时，DMA是必选项。以下简述配置流程：

  1. 配置SPI的DMA触发：在SPI初始化中，使能DMA事件发布。
  2. 配置DMA通道：
    • TX通道：源地址为内存中的发送缓冲区，目标地址为SPI0->TXDATA。触发源选择SPI0_DMA_TRIG_TX。传输宽度与SPI数据宽度对齐（8位或16位）。配置为基本模式，每次触发搬运一个数据。
    • RX通道：源地址为SPI0->RXDATA，目标地址为内存中的接收缓冲区。触发源选择SPI0_DMA_TRIG_RX。
  3. 启动传输：
    • 先启动RX DMA通道，准备接收数据。
    • 再启动TX DMA通道，并手动或通过另一个DMA向TXDATA写入第一个数据（或使能通道后自动由DMA填充），从而启动SPI时钟。
    • SPI开始工作后，TX FIFO一有空位就触发TX DMA搬数据，RX FIFO一有数据就触发RX DMA读走，形成流水线。
  4. 传输完成：等待DMA传输完成中断，或在SPI端等待接收超时中断（RTIM），表示所有数据已传输完毕。

避坑指南：DMA与SPI的协同

  • 数据对齐：确保DMA的传输数据宽度（8/16/32位）与SPI的数据帧长度匹配。例如，SPI配置为12位，应使用16位DMA传输，并在软件中处理12位数据。
  • 传输数量：DMA配置的传输数量是“传输次数”，每次传输的宽度是上面设定的数据宽度。要发送N个SPI数据帧，DMA传输次数应设置为N。
  • 缓冲区管理：对于全双工通信，发送和接收缓冲区通常需要分开。确保缓冲区地址和大小正确，防止DMA访问越界。
  • 结束判断：依赖DMA传输完成中断是最可靠的。接收超时中断（RTIM）也可作为辅助判断，但需注意超时时间的设置。

5. 调试技巧与常见问题排查

即使配置看起来正确，SPI通信仍可能失败。以下是我在多年调试中总结出的问题排查清单和实用技巧。

5.1 基础信号检查（示波器/逻辑分析仪必备）

没有仪器，调试SPI如同盲人摸象。第一件事就是用示波器或逻辑分析仪抓取SCLK、MOSI、MISO、CS四路信号。

  1. 检查基本波形：SCLK是否有规律的方波？CS信号在传输期间是否有效（通常为低）？MOSI上是否有数据变化？
  2. 检查时序参数：
    • 建立时间(Setup Time)：数据在SCLK采样边沿到来之前，需要保持稳定的最短时间。
    • 保持时间(Hold Time)：数据在SCLK采样边沿过去之后，需要继续保持稳定的最短时间。
    • 这些参数在控制器和外设的数据手册中都有明确要求。如果MSPM0作为控制器，要确保它输出的信号满足外设的要求；如果作为外设，要确保它能在主机提供的时序下正确采样。
  3. 检查模式(CPOL/CPHA)：对照抓取的波形，确认SCLK空闲电平、数据变化和采样边沿是否符合你配置的模式（0/1/2/3）。这是最常见的问题源。

5.2 典型问题与解决方案速查表

表2：SPI通信常见问题排查

问题现象可能原因排查步骤与解决方案
完全无波形1. SPI模块未使能。
2. GPIO复用功能未配置。
3. 时钟源未开启或分频过大。		1. 检查CTL1.ENABLE位是否为1。
2. 用万用表或示波器检查GPIO引脚是否有输出，确认IOMUX配置。
3. 检查CLKSEL和CLKDIV寄存器，计算SCLK频率是否合理。
有SCLK和CS，但MOSI无数据1. TX FIFO为空，未写入数据。
2. 数据写入的寄存器或方式错误。
3. 作为外设时，未及时响应。		1. 检查STAT.TFE和STAT.TNF，确认FIFO状态。在发送前等待TNF。
2. 确认是写入TXDATA寄存器，并且数据宽度匹配。
3. 从机需在CS有效后，尽快将待发数据写入TX FIFO。
MOSI有数据，但MISO无数据或全为高/低1. 外设未正确响应（未选中、损坏、模式不对）。
2. MISO引脚配置错误（应为输入）。
3. 板级连接问题（断路、短路）。		1. 确认CS信号正确到达外设，外设供电正常。
2. 确认MISO引脚配置为SPI功能输入。
3. 检查PCB走线和焊接。
接收到的数据错误（如位反转、偏移）1. CPOL/CPHA模式不匹配。
2. MSB/LSB顺序不匹配。
3. 信号完整性差（振铃、过冲）。
4. 需要启用延迟采样(DSAMPLE)。		1.首要检查项：用示波器对照波形，严格确认模式。
2. 检查CTL1.MSB位与外设要求是否一致。
3. 检查走线，过长可考虑串联小电阻（22-33Ω）阻尼。
4. 在高速或长线通信时，尝试调整DSAMPLE值。
只能收发第一个数据，后续失败1. FIFO操作不当，溢出或下溢。
2. 中断/DMA未正确清除标志位。
3. CS信号行为不对（如模式0下连续传输需CS toggle）。		1. 检查STAT寄存器中的RXO（接收溢出）和TXU（发送下溢）标志。
2. 在中断服务程序或DMA回调中，必须读取RIS并写入ICLR来清除中断。
3. 查阅外设手册，确认其CS要求。对于Motorola格式且SPH=0，连续传输时CS需要在帧间变高一次。
DMA传输不启动或数据不全1. DMA触发源选择错误或未使能。
2. DMA传输宽度与SPI数据宽度不匹配。
3. DMA缓冲区地址或大小配置错误。
4. SPI的FIFO触发水位设置不当。		1. 核对DMA通道的触发事件ID是否与SPI的DMA_TRIG_TX/RX对应。
2. 检查DMA的源/目标数据宽度设置。
3. 使用调试器查看DMA控制寄存器的配置和传输计数。
4. 调整IFLS寄存器中的触发水位，例如TX设为EMPTY，RX设为1_4或1_2。
低功耗模式下SPI不工作1. SPI模块在STOP/STANDBY模式下被自动禁用。
2. 唤醒后未重新初始化SPI。		1. 进入低功耗模式前，软件应主动禁用SPI (CTL1.ENABLE=0)。
2. 从低功耗模式唤醒后，必须重新执行SPI初始化序列（包括使能PWREN和ENABLE）。

5.3 软件调试辅助手段

在缺乏硬件仪器时，可以借助一些软件方法进行初步判断：

  1. 内部回环测试：将CTL1.LBM位设为1，启用内部回环模式。在此模式下，发送的数据会直接环回到接收端，不经过外部引脚。编写一个自发自收的程序，如果回环测试通过，至少证明SPI模块内核、FIFO和数据路径是正常的，问题可能出在引脚配置或外部电路。
  2. 寄存器状态监控：在调试器中实时查看关键寄存器：STAT（FIFO状态）、RIS（原始中断状态）、MIS（屏蔽后中断状态）。观察在操作过程中，这些标志位的变化是否符合预期。
  3. GPIO模拟：在极端情况下，可以暂时用GPIO模拟SPI时序来验证外设本身是否工作，或者验证你的SPI驱动程序是否按预期操作了寄存器。这虽然效率低，但能隔离问题。

调试SPI是一个系统工程，需要结合硬件信号、寄存器状态和软件逻辑进行综合分析。从最基本的电源、时钟、引脚连接查起，再到时序、模式，最后考虑FIFO、中断、DMA等高级功能，按照这个顺序排查，大部分问题都能迎刃而解。记住，数据手册和示波器是你最好的朋友。