AI服务器PCB电源完整性PDN设计解析

AI 服务器 GPU 动态负载变化剧烈，瞬时峰值电流可达数百至两千安培，纳秒级电流跳变。PDN 网络的直流 IR 压降、交流目标阻抗、平面谐振、过孔阻抗，绝大部分由 PCB 设计决定。很多硬件工程师把重心放在高速信号，电源部分简单铺铜，样机满载时出现 GPU 内核电压跌落、系统随机复位、电压纹波超标，反复调试 VRM 收效甚微，问题根源在于 PCB 层面 PDN 设计缺陷。

​一、AI 服务器 PDN 面临的独特挑战

传统服务器 CPU 最大瞬时电流几十安培，AI 平台 GPU 峰值电流提升一个数量级。供电网络同时面临两大问题：第一，直流大电流带来 IR 压降；第二，高速瞬态负载带来交流阻抗问题。VRM 只能处理中低频段，高频段电源阻抗完全依靠 PCB 电源地层与去耦电容网络。

PDN 目标阻抗公式 Ztarget=ΔV/ΔI，GPU 内核电压允许波动很小，ΔV 窗口窄，ΔI 瞬时变化极大，因此要求 PCB 上 PDN 做到极低目标阻抗。如果 PCB 电源地层直流电阻大、过孔数量不足、平面分割不合理，无论外部 VRM、电容如何优化，都无法满足阻抗指标。

另外，高多层板大面积电源‑地平行平面会产生平面谐振，特定频率下阻抗急剧抬升，如果谐振频率落在 GPU 工作噪声频段，会放大电源噪声，噪声进一步耦合进入高速 SerDes 链路，造成信号抖动增大，SI 与 PI 互相干扰。

二、直流供电网络 PCB 设计要点

直流部分重点控制铺铜、铜厚、电源过孔。电源层优先采用 2oz 厚铜，降低平面直流电阻；电源尽量做大面积完整铺铜，避免大量开槽分割，分割会强制电流绕行，增大路径电阻。

VRM 输出到 GPU 电源引脚的路径，要尽可能缩短，减少电流路径长度；大电流通路尽量多过孔并联，过孔载流需要做降额处理，不能直接使用理论载流数值，高温长期工作条件下进一步降额。电源过孔孔径、孔环要匹配厚铜工艺，避免蚀刻侧蚀造成孔环缺口。

多层板中，同一电源网络可以分配多层电源平面，多层并联进一步降低直流电阻，多层电源平面之间通过大量过孔互连，减小层间阻抗。注意，多层同网络电源平面互连过孔要分散布置，不要集中在一小块区域，否则远端压降依旧很大。

需要做完整的直流 IR 压降仿真，模拟 GPU 满载峰值电流，查看 PCB 各个位置电压跌落，保证最坏工况电压跌落控制在规格允许范围内。

三、交流 PDN 阻抗控制与去耦电容 PCB 布局

高频电源阻抗依靠 PCB 电源‑地平面电容与各级去耦电容。BGA 内核电源引脚，陶瓷 0402、0201 去耦电容尽量摆放在 BGA 背面，电容焊盘到电源、地过孔路径做到最短，减小回路电感。回路电感是高频去耦的杀手，电容容量再大，如果回路电感很高，高频几乎不起作用。

不同容值电容分级摆放，大容量电解、聚合物电容靠近 VRM；中等容值电容放在供电通路中段；小容值高频陶瓷电容紧贴芯片电源焊盘。不要把全部去耦电容集中在一处，分散分布在芯片四周。

电源平面与地平面介质厚度尽可能薄，提升平面固有电容，改善中频段 PDN 阻抗。但介质厚度不能无限薄，需要结合阻抗、压合工艺综合权衡。

完成布局之后，进行 PDN 阻抗仿真，扫频查看全频段阻抗曲线，对比目标阻抗，识别阻抗尖峰。阻抗尖峰很多来自平面谐振或者电容回路电感过大。

四、电源平面分割与谐振抑制

AI 服务器 PCB 尽量避免对大电流主电源做分割，完整平面性能最优。部分辅助电压、IO 电源需要分割时，分割缝隙不能切割高速信号参考平面；高速差分走线严禁跨越分割缝隙。

大面积电源‑地平面不可避免存在谐振模式，可以通过仿真找出谐振频点，如果谐振落在芯片工作噪声频带，需要调整叠层介质厚度，改变谐振频率，或者增加去耦电容抑制谐振尖峰。

数模混合区域，模拟电源、数字电源分割，分割缝隙要远离高速 SerDes 走线，防止分割边缘边缘辐射耦合干扰。不同电压域之间，不要出现平面重叠带来的寄生耦合。

五、PDN 设计常见工程误区

误区一：只依靠 VRM 芯片，忽略 PCB 层面 PDN，认为电源问题全部可以通过调整电源芯片参数解决。误区二：去耦电容摆放距离芯片很远，过孔走线长，回路电感过大，高频去耦失效。误区三：大电流电源只使用 1oz 铜，电源过孔数量不足，满载 IR 压降超标。误区四：电源平面随意分割，高速信号跨分割走线，造成信号完整性恶化。误区五：不做 PDN 仿真，只依靠实物调试，AI 服务器板子改版成本极高，前期仿真可以规避大量问题。

AI 服务器 PCB 的 PDN 设计，直流关注铜厚、铺铜、过孔并联与 IR 压降；交流重点控制去耦回路电感、平面固有电容，抑制平面谐振。电源完整性与信号完整性互相影响，需要联合评估，不能分开独立设计。