逆F类放大器设计：二次谐波峰值技术提升射频功放效率

1. 项目概述：什么是逆F类放大器？

在射频功率放大器的世界里，效率永远是工程师们追逐的圣杯。传统的A类、B类放大器虽然线性度好，但效率天花板太低，大量直流功率转化成了热量。开关类放大器，比如D类和E类，效率可以做到很高，但输出波形畸变严重，对谐波控制要求苛刻，设计复杂。有没有一种方案，能在保持不错线性度的同时，显著提升效率呢？这就是我们今天要深入探讨的“逆F类放大器”，更具体地说，是带有二次谐波峰值技术的设计。

简单来说，逆F类放大器是一种通过精心控制晶体管输出端谐波阻抗，来塑造电压和电流波形，使其在时间上错开，从而最小化重叠面积（即功率损耗）的放大器。它的核心思想是让晶体管在“电压高时电流为零，电流大时电压为低”的理想开关状态下工作。而“二次谐波峰值”技术，则是实现这一理想状态的关键“魔法棒”之一。通过让二次谐波阻抗呈现特定的感性或容性，我们可以精确地“捏”出我们想要的电压波形，比如一个近似方波或带有平顶的波形，从而大幅提升效率。

这个项目适合谁？如果你是射频电路设计的新手，想理解高效功放背后的核心原理；或者你是有一定经验的工程师，正在为某个通信模块（比如5G小基站、物联网终端）的功耗和散热问题头疼，寻求更优的PA方案；亦或是你对高效率功率合成技术感兴趣，那么这篇从理论到实践、充满“踩坑”经验的分享，或许能给你带来一些直接的启发和可操作的思路。

2. 核心原理与设计思路拆解

要理解逆F类放大器，我们得从它的“前辈”——F类放大器说起。F类放大器的目标是让晶体管漏极（或集电极）的电压波形为方波，电流波形为半正弦波。方波只包含奇次谐波，所以F类放大器通过输出匹配网络，让基波匹配到负载，同时对奇次谐波（主要是三次）呈现短路，对偶次谐波（主要是二次）呈现开路。这样，电压波形中的奇次谐波被增强，叠加成方波。

那么“逆F类”呢？顾名思义，它把电压和电流的角色对调了。它的目标是让电压波形为半正弦波，电流波形为方波。为了实现电流方波，就需要对偶次谐波（主要是二次）进行控制，让其对电流波形做出特定贡献。这就是“二次谐波峰值”技术的用武之地。

2.1 二次谐波峰值的核心作用

“峰值”这个词听起来有点抽象，我们可以把它理解为“谐振”或“特定的阻抗状态”。在逆F类放大器中，我们通常将二次谐波阻抗设计为一个纯电抗（感性或容性），并且其值被精心计算，以达到“峰值”效果——即让该谐波分量对最终波形的贡献达到最优。

具体来说，假设晶体管的理想电流波形是方波。一个方波可以分解为基波、三次谐波、五次谐波等的叠加。但如果我们只控制到二次谐波，其目标通常是帮助电压波形形成一个平坦的顶部。通过让二次谐波阻抗呈现合适的感性，二次谐波电压会与基波电压以特定相位叠加，使得合成电压波形在顶部变得平坦，同时过零点更陡峭。平坦的顶部意味着晶体管在导通期间承受的电压更低、更稳定；陡峭的过零点则减少了电压和电流同时不为零的时间（即重叠时间），从而直接降低了开关损耗，提升了效率。

注意：这里容易混淆的一点是，我们控制的是谐波阻抗，但影响的是相反的波形。对于逆F类（电流方波，电压半正弦），我们通过控制二次谐波阻抗来优化电压波形。理解这一点是掌握此类放大器设计的关键。

2.2 设计思路与拓扑选择

一个典型的逆F类放大器设计流程包含以下几个关键步骤：

  1. 晶体管选择与建模：这是所有射频功放设计的基础。你需要一个准确的晶体管非线性模型（如EEFET、HBT的Angelov或Curtice模型）。关注其击穿电压、最大电流、寄生参数（Cds, Cgd, Cgs）以及S参数/负载牵引数据。高频、高功率应用常选用GaN HEMT，因为它具有高击穿电压和高电子迁移率的优势。
  2. 确定谐波终端阻抗：这是逆F类设计的核心。基于理论推导和负载牵引仿真，确定在基波、二次谐波和三次谐波频率下，晶体管输出端（电流源平面）需要呈现的最佳阻抗值。
    • 基波阻抗 (Z_f0)：由所需的输出功率和供电电压决定。通常通过负载牵引或公式R_opt ≈ (Vdd - Vknee)^2 / (2 * Pout)初步估算，其中Vknee是膝点电压。
    • 二次谐波阻抗 (Z_2f0)：目标是纯电抗（jX）。对于经典的逆F类，通常设计为感性。具体的感抗值需要通过谐波平衡仿真反复优化，以达到最佳的电压波形和效率。
    • 三次及更高谐波阻抗：为了简化匹配网络，通常设计为短路（低阻抗）。这有助于抑制不需要的高次谐波，并让电流波形更接近方波。
  3. 匹配网络综合：设计一个输出匹配网络，使其在三个频点（f0, 2f0, 3f0）上分别实现上述目标阻抗。这通常是一个具有谐波控制功能的复合结构，比如采用λ/4传输线结合开路/短路枝节。
  4. 输入匹配与偏置设计：输入匹配网络通常只需关注基波频率，目标是实现共轭匹配以获得最大增益。偏置电路需要提供稳定的直流电压/电流，同时要在射频频率下呈现高阻抗（通常通过λ/4高阻线或RFC电感实现），防止射频信号泄露到电源。
  5. 仿真优化与迭代：使用谐波平衡仿真器，在设定的输入功率下，观察漏极电压和电流波形、输出功率、效率（PAE和Drain Efficiency）以及增益。反复微调匹配网络的参数，直至波形接近理想状态，效率达到预期。

3. 关键设计步骤与实操要点

理论说再多，不如动手调一调。下面我们以一个中心频率为2.4GHz，采用GaN HEMT晶体管的逆F类放大器设计为例，拆解关键步骤中的实操要点和“坑点”。

3.1 步骤一：晶体管直流工作点与负载线选择

首先，在ADS或类似软件中，加载你的晶体管模型。设置一个静态工作点。对于逆F类这种工作在饱和区边缘的放大器，通常选择Class-B或Class-AB偏置。Class-B（导通角180度）理论上效率最高，但增益和线性度稍差；Class-AB（导通角略大于180度）在效率和线性度之间取得更好平衡，是更常见的选择。

  • 实操要点：先进行直流扫描，确定晶体管的Idss（饱和电流）和Vknee（膝点电压，通常为2-3V）。将静态工作点Vds设为稍高于Vknee，比如5V。静态电流Iq设为Idss的5%-10%，这对应于Class-AB偏置。过高的Iq会增加静态功耗，降低效率；过低则可能使波形失真严重。

踩坑记录：我曾在一个项目中，为了追求高增益，将Iq设得偏高。结果在谐波平衡仿真时发现，即使波形看起来不错，功率附加效率（PAE）始终上不去。后来发现是静态功耗占比过大。将Iq从Idss的15%降到7%，PAE立刻提升了8个百分点。记住，逆F类的效率优势来自于波形塑造，而不是静态工作点。

3.2 步骤二：基于负载牵引确定基波阻抗

在确定好直流点后，进行基波负载牵引仿真。设置好输入功率（通常从小信号开始，逐步增加到预计的饱和点附近），在Smith圆图上扫描负载阻抗，绘制出等功率和等效率圈。

  • 目标：找到输出功率（Pout）和功率附加效率（PAE）都相对较高的一个阻抗区域。这个区域的阻抗值就是你初步的基波目标阻抗Z_opt。
  • 参数计算：记录下这个阻抗的实部R_opt。你可以用公式Pout = (Vpeak * Ipeak) / 8来粗略校验，其中Vpeak ≈ Vdd - Vknee，Ipeak ≈ Idss。对于28V供电的GaN管子，R_opt通常在20-50欧姆之间。

3.3 步骤三：谐波阻抗设置与初步波形评估

这是最具技巧性的一步。在谐波平衡仿真控件中，除了基波，还需要启用二次和三次谐波。

  1. 设置阻抗：
    • 基波：设置为上一步得到的Z_opt。
    • 二次谐波：初始值可以设为一个感抗，例如j*50欧姆。为什么是感性？对于大多数逆F类设计，感性电抗有助于形成电压波形的平顶。你可以将其想象为一个电感，它会让二次谐波电压的相位滞后于电流，从而在特定时刻抵消基波电压的下降趋势，使顶部变平。
    • 三次谐波：设置为一个很小的阻抗，比如0.5 + j*0欧姆，模拟近似短路的状态。
  2. 运行仿真并观察波形：在时域观测器中，同时绘制归一化的漏极电压Vds(t)和漏极电流Ids(t)。
    • 理想波形特征：Ids应该接近一个方波（顶部平坦，上升/下降沿陡峭）；Vds应该接近一个半正弦波（底部接近0V，顶部圆滑或略带平坦）。
    • 关键指标：计算Vds的最小值（应接近0V，即Vknee），最大值（应接近2倍Vdd，这是理论极限）。计算Ids的最大值（应接近Idss）。最重要的是，观察电压和电流波形的重叠面积，这个面积直接对应了导通损耗。

实操心得：波形调优是个“细活儿”。不要指望一次设置就成功。我的习惯是，先固定二次谐波为纯感性，然后以10欧姆为步进，从j20扫描到j100，同时观察PAE和波形。你会发现，在某个特定的感抗值附近，PAE会出现一个明显的峰值，同时电压波形顶部也最平坦。记录下这个“甜蜜点”。

3.4 步骤四：输出匹配网络的综合与实现

知道了目标阻抗（基波：Z_opt， 二次：jX_2f0， 三次：~0），接下来就要用实际的微带线、电容、电感把它们实现出来。

一个经典且有效的拓扑是双枝节匹配网络结合λ/4线：

  1. 主匹配枝节：首先，设计一个匹配网络，将50欧姆负载在基波频率f0下匹配到Z_opt。这可以用一个L型或T型网络实现。
  2. 谐波控制枝节：在晶体管漏极和主匹配网络之间，插入一个并联的开路枝节。这个枝节的长度需要精心计算：
    • 使其在二次谐波频率（2f0）下，从晶体管看进去的阻抗为我们想要的jX_2f0。
    • 同时，使其在三次谐波频率（3f0）下，呈现很低的阻抗（近似短路）。这通常可以通过让枝节长度在3f0为λ/4来实现（因为λ/4开路枝节在远端短路时，输入端阻抗为0）。
  3. λ/4线的作用：有时会在靠近晶体管的位置加一段λ/4高阻抗线。这段线在基波频率下起到阻抗变换作用，更重要的是，它对偶次谐波呈现开路，对奇次谐波呈现短路，天然符合我们对二次谐波（开路）和三次谐波（短路）的部分要求，可以简化设计。
  • 设计工具：利用ADS的“DA_SmithChartMatch”或“Passive Circuit Design Guide”工具，可以辅助进行多频点匹配。输入三个频点和目标阻抗，工具会给出初步的电路结构。
  • 仿真验证：将综合出的匹配网络放入原理图，替换掉之前理想的阻抗源。再次进行谐波平衡仿真。此时波形和效率指标通常会下降，这是正常的，因为实际元件有损耗，且理想的多频点匹配难以完美实现。

4. 实际电路仿真与优化迭代

有了初步的电路，真正的“雕刻”工作才刚刚开始。我们需要通过参数扫描和优化，让电路性能逼近理想。

4.1 优化变量与目标设置

将匹配网络中微带线的长度和宽度、集总元件（如果有）的值设置为优化变量。在ADS中建立优化目标：

  1. 效率目标：PAE > 目标值（如70%）。
  2. 功率目标：Pout > 目标值（如40 dBm）。
  3. 波形目标（间接）：可以设置max(Vds)-min(Vds) ≈ 2*Vdd以及min(Vds) < Vknee+1V作为约束条件。更高级的做法是定义波形因子（Crest Factor）或直接对时域波形采样点设置目标，但这比较复杂。
  4. 谐波抑制目标：HD2 < -20 dBc,HD3 < -25 dBc（根据系统要求）。

启动优化。这个过程可能很耗时，需要耐心。

4.2 稳定性考虑与偏置网络设计

一个容易忽略的环节是稳定性。高效率放大器往往工作在大信号、非线性状态，更容易产生振荡。

  • 稳定性分析：必须在整个频带内进行大信号稳定性分析。在ADS中，可以使用Nyquist稳定性判据工具或LoopGain分析。确保在所有端口、所有偏置条件下，电路都是绝对稳定的。常见的措施是在栅极串联一个小电阻（如1-5欧姆）或并联一个RC网络（如10欧姆串100pF）。
  • 偏置网络：直流馈电网络必须对射频呈现高阻。使用高阻抗的λ/4线是最佳选择。计算其在基频f0下的阻抗：Z_bias = Z0^2 / Z_in，其中Z0是偏置线特性阻抗，Z_in是你希望从主线上看进去的阻抗（通常希望很大，如>500欧姆）。选择较高的Z0（如100欧姆），可以缩短线长。在偏置线末端，一定要并联一个大电容（如100pF）到地，用于射频退耦。

5. 版图实现与电磁仿真验证

原理图仿真通过后，必须进入版图（Layout）和电磁（EM）仿真阶段，这是将设计变为现实的关键一步，也是“坑”最多的地方。

5.1 版图布局要点

  1. 晶体管封装模型：如果使用的是封装器件，务必导入或建立其准确的封装模型（包含键合线电感、封装寄生电容等）。这些寄生参数会显著改变高频下的阻抗。
  2. 接地过孔：在晶体管源极（GaN HEMT通常是接地脚）附近，密集地打上一排接地过孔，以最小化源极电感。源极电感会引入负反馈，降低增益和效率。
  3. 微带线不连续性：T型结、弯角都会引入额外的寄生电抗。在版图中，使用切角或圆弧弯角来减少不连续性。对于重要的匹配枝节，最好在EM仿真中将其连同附近结构一起仿真。
  4. 散热考虑：高效率意味着仍有部分功率转化为热量。确保晶体管下方有足够大的接地铜皮和散热过孔阵列，将热量传导到PCB底层或金属底座。

5.2 电磁-电路协同仿真

将整个输出匹配网络（可能还包括输入匹配）的版图导出，进行2.5D或3D电磁仿真（如ADS Momentum, HFSS）。

  • 流程：在原理图中，将对应的理想微带线电路块替换为EM仿真产生的SnP模型（S参数文件）。然后重新进行谐波平衡仿真。
  • 预期结果：EM仿真后，效率通常会下降2-5个百分点，输出功率也可能略有变化。这是因为EM仿真考虑了导体损耗、介质损耗、辐射损耗以及所有分布参数效应。
  • 迭代优化：根据EM仿真结果，回到原理图或直接调整版图尺寸，进行迭代。例如，如果发现某个枝节的谐振频率偏移了，就微调其长度。

踩坑记录：我曾设计过一个3.5GHz的逆F类PA，原理图仿真PAE达到75%。但第一次EM仿真后，PAE暴跌至62%。排查后发现，原因有两个：一是晶体管封装的两个接地引脚之间的串联电感被低估了；二是输出匹配的一个关键弯角处电流密度集中，产生了额外的欧姆损耗。解决方案是：在封装模型中添加了更精确的互连电感；将直角弯角改为圆弧弯角，并加宽了该处的线宽。经过两轮迭代，EM仿真PAE回升到71%。

6. 常见问题、调试技巧与实测考量

即使仿真完美，实际制作和测试中也会遇到各种问题。下面是一些典型问题及排查思路。

6.1 效率不达标

  • 问题：实测效率远低于仿真值。
  • 排查：
    1. 波形测量：使用高带宽示波器和差分探头（或高频电流探头）直接测量漏极电压和电流波形。这是最直接的诊断工具。观察波形是否接近理想的半正弦/方波？重叠面积是否过大？
    2. 谐波阻抗验证：使用矢量网络分析仪，在大信号条件下（需要偏置和输入驱动），测量晶体管输出端在基波、二次、三次谐波频率下的实际阻抗。与设计目标对比。二次谐波阻抗是否偏离了纯电抗？是否变成了有损的复阻抗？
    3. 偏置点漂移：功率器件发热严重，可能导致结温升高，静态电流Iq漂移。用热像仪检查芯片温度，确保散热良好。可以考虑在栅极偏置中加入一定的温度补偿电路。
    4. 驱动不足或过驱动：输入功率是否准确？驱动不足会导致晶体管未完全开启或关闭；过驱动则会导致增益压缩严重，波形削顶，产生额外谐波。用功率计校准输入信号源。

6.2 输出功率不足

  • 问题：饱和输出功率比预期低。
  • 排查：
    1. 供电电压：检查实际加到晶体管漏极的电压是否达到设计值（Vdd）。大电流下，供电路径的导线电阻可能导致压降。
    2. 输入匹配：输入匹配不佳会导致驱动信号不能有效馈入，增益降低。用VNA测量小信号S11，确保在中心频点匹配良好。
    3. 负载阻抗：实际负载是否为标准的50欧姆？用VNA测量输出端口在带内的S22。如果偏离，需要调整输出匹配。
    4. 晶体管模型误差：非线性模型在高功率下的准确性有限。负载牵引数据比模型更可靠。如果条件允许，基于实测的负载牵引数据重新设计匹配网络。

6.3 自激振荡

  • 问题：电路在不加输入信号或小信号时，输出端有频谱仪能检测到的未知信号。
  • 排查：
    1. 低频振荡：可能是偏置网络引起的。在栅极和漏极的偏置线上串联一个铁氧体磁珠或一个小电阻（如10欧姆），并并联一个大容量电解电容（如10uF）到地，抑制低频反馈。
    2. 带内/带外振荡：检查稳定性电路是否足够。用频谱仪全频段扫描。尝试在栅极串联一个小电阻（1-10欧姆），这几乎是解决此类问题最有效且简单的方法，虽然会略微降低增益。
    3. 版图布局：检查是否有长的、平行的走线形成寄生耦合？输入输出之间是否隔离不够？增加接地屏蔽或调整布局。

6.4 二次谐波抑制不佳

  • 问题：输出频谱中二次谐波分量过高。
  • 排查：
    1. 这是逆F类的特性：首先明确，逆F类放大器本身就会产生较强的二次谐波，因为我们需要利用它来塑造波形。我们的设计目标是控制它，而不是完全抑制它。最终需要靠输出滤波器或天线带宽来抑制带外杂散。
    2. 阻抗检查：如果二次谐波比预期高很多，说明输出端在2f0处的阻抗可能不是纯电抗，而是有较大的实部，导致该谐波功率被辐射或消耗。用VNA检查输出匹配网络在2f0的阻抗。
    3. 增加滤波：在输出端后级联一个低通滤波器，其截止频率设在f0和2f0之间，可以显著抑制二次及更高次谐波。注意滤波器的插入损耗要小，否则会吃掉宝贵的输出功率。

设计一个高性能的逆F类放大器，是一个在理论指导下的精细调试过程。它要求设计者对晶体管非线性行为、谐波终端原理和微波网络设计都有深入的理解。从理想的阻抗目标，到包含寄生的原理图，再到更接近现实的EM模型，每一步的迭代都让设计向可制造、可量产迈进。这个过程充满了挑战，但当你在频谱仪上看到干净的输出信号，在功率计上读到超过70%甚至75%的PAE时，那种成就感是无与伦比的。记住，仿真只是路标，实测才是终点。多动手，多测量，多思考波形和阻抗背后的物理意义，你就能逐渐掌握这门让电能更高效转化为射频信号的艺术。