深入解析UART：从波特率计算到寄存器配置与高级应用

1. 项目概述：深入理解UART的骨架与灵魂

搞嵌入式开发这么多年，串口（UART）绝对是我打交道最多的外设，没有之一。从最简单的调试信息打印，到复杂的传感器数据采集、模块间通信，UART的身影无处不在。它不像SPI、I2C那样需要严格的时钟线同步，仅凭一根TX（发送）、一根RX（接收）线，就能实现全双工通信，这种简洁和鲁棒性是其经久不衰的魅力所在。

但很多朋友对UART的理解可能停留在“配置个波特率，然后收/发数据”的层面。一旦通信出错，比如出现乱码、丢数据，排查起来往往一头雾水。其实，UART的稳定运行，背后是一套精密的“时钟-时序-状态机”系统在支撑。波特率计算是心跳，寄存器配置是骨架，而各种工作模式（如FIFO、流控制、环回）则是赋予其应对复杂场景能力的灵魂。理解这三者，你才能真正驾驭UART，而不仅仅是调用库函数。

本文将结合Freescale（现NXP）ColdFire系列微控制器的UART模块手册，带你从最底层的波特率发生器寄存器（UBG1n/UBG2n）配置开始，一步步拆解UART的工作机制。我们会深入探讨如何根据系统时钟精准计算分频值，详解每个关键控制/状态寄存器的位定义，并剖析自动回波、本地环回、多点模式等高级功能的实现原理与应用场景。无论你是正在调试一块新的电路板，还是希望优化现有通信协议的可靠性，这篇文章都能为你提供扎实的理论依据和实操指南。

2. UART核心原理与时钟系统拆解

2.1 异步串行通信的基本帧结构

在深入寄存器之前，我们必须统一对UART数据帧的认识。一个标准的UART帧，绝非简单的一串数据位，它是一套精心设计的“信封”协议，用于在没有共用时钟线的环境下，让接收方能准确识别每一字节的边界。

一个完整的帧由以下几部分组成：

  1. 起始位（Start Bit）：总是逻辑0（低电平）。这是帧的“哨兵”，接收端持续监测RX线，一旦检测到从空闲高电平（Mark）到低电平的下降沿，就认为一个帧的开始。这是整个通信时序同步的绝对起点。
  2. 数据位（Data Bits）：紧接起始位之后，通常是5-9位（常见为8位）。数据以LSB（最低有效位）先行的顺序发送。这意味着如果你发送字节0x55（二进制01010101），在线上看到的第一个位（紧随起始位之后）将是1（LSB），然后是0，依此类推。
  3. 校验位（Parity Bit，可选）：用于简单的错误检测。可以是奇校验、偶校验或无校验。发送方会根据数据位中1的个数，计算并附加这一位，使得整个数据位+校验位中1的个数为奇数（奇校验）或偶数（偶校验）。
  4. 停止位（Stop Bits）：通常是1位、1.5位或2位的高电平。它标志着一个帧的结束，并确保RX线恢复到空闲状态（高电平），为检测下一个起始位的下降沿做好准备。

注意：起始位的下降沿是接收方内部波特率计数器开始计时的唯一参考点。接收方会以这个瞬间为基准，在每个数据位的理论中心点进行采样，以获得最稳定的数据值。这就是为什么波特率的准确性至关重要——如果收发双方的波特率存在误差，采样点就会逐渐偏移，最终导致帧错误或数据错误。

2.2 波特率发生器的核心：可编程分频器

波特率（Baud Rate）定义为每秒传输的符号数，在UART中，一个符号就是一个位（bit）。因此，9600波特率意味着每秒传输9600个比特。产生这个精确时序的源头，就是波特率发生器。

在ColdFire的UART模块中，波特率发生器主要由一个16位的可编程分频器构成。它的时钟源可以来自两个地方：

  • 内部总线时钟（Internal Bus Clock）：即微控制器的系统主频（fsys）。这是最常用的时钟源。
  • 外部时钟引脚（DTINn）：可以从外部引入一个独立的时钟信号，提供更高的灵活性或精度。

当选择内部总线时钟时，时钟路径如下图所示（概念简化）：fsys（系统时钟） -> ÷32 预分频器 -> ÷N 可编程分频器 -> 波特率时钟

这里的N，就是我们通过编程写入波特率发生器寄存器（UBG1n和UBG2n）的16位分频值。这两个寄存器是只写的，UBG1n存放高8位（MSB），UBG2n存放低8位（LSB），它们拼接成一个16位的除数。

波特率计算公式是理解配置的关键：波特率 = fsys / (32 × N)由此可以推导出分频值N的计算公式：N = fsys / (32 × 目标波特率)

实操心得：计算出的N必须是一个整数。如果除不尽，就会产生波特率误差。误差计算公式为：误差率 = (实际波特率 - 目标波特率) / 目标波特率 × 100%。通常要求误差小于2%（对于异步通信，实际可容忍的误差与帧长度有关，一般需控制在3%以内，越短帧容忍度越高）。因此，在选择系统时钟频率时，就需要考虑其能否对常用波特率（如9600, 115200）进行精确分频。

举例计算：假设系统时钟fsys = 80 MHz，目标波特率为9600。

  1. 计算N = 80,000,000 / (32 × 9600) = 80,000,000 / 307,200 ≈ 260.4167
  2. 取整N = 260
  3. 验证实际波特率 =80,000,000 / (32 × 260) = 80,000,000 / 8320 ≈ 9615.38
  4. 计算误差率 =(9615.38 - 9600) / 9600 × 100% ≈ 0.16%，这个误差完全在可接受范围内。
  5. 将十进制260转换为十六进制：0x0104。所以，UBG1n = 0x01, UBG2n = 0x04。

重要警告：手册中明确提到，UBG1n和UBG2n拼接后的最小值是0x0002。并且，UBG2n的复位值是0x00，这是一个无效值！这意味着在使能UART发送器或接收器之前，必须对UBG2n进行写入操作，即使你只想使用默认分频值，也需要显式地写入一个有效值（如计算出的值或一个安全的大于等于2的值），否则模块可能无法正常工作。这是一个非常容易忽略的坑。

2.3 外部时钟模式

当选择外部时钟（DTINn）时，公式更为简单：波特率 = fextc / M其中，fextc是外部时钟频率，M是预分频系数，可以是1或16。当M=1时，为同步模式（时钟与数据严格同步）；当M=16时，为异步模式（与内部时钟类似，依靠16倍过采样来定位位中心）。外部时钟模式常用于需要极高波特率精度或与其他严格时钟系统同步的场景。

3. 关键寄存器详解与配置策略

理解了时钟系统，我们来看看如何通过寄存器来控制UART的方方面面。ColdFire的UART寄存器集比较典型，理解了它，再看其他厂商的UART也大同小异。

3.1 控制类寄存器：UCRn, UMR1n, UMR2n

这类寄存器负责设定UART的工作模式和行为。

  • UART命令寄存器（UCRn）：这是UART的“开关”和“复位”控制中心。

    • 发送器/接收器使能位：必须通过写此寄存器来开启或关闭发送和接收功能。注意，禁用发送器时，它会完成当前移位寄存器中的字符发送后才停止。
    • 软件复位命令：可以立即复位发送器或接收器。注意：复位接收器会清空其FIFO、状态位并重置流控制逻辑，正在接收的数据会丢失。
    • 发送Break命令：强制TX线输出持续的低电平（Space），用于通信协议中表示帧开始或错误条件。

  • UART模式寄存器1（UMR1n）：定义数据帧格式和接收器特性。

    • 字符长度（B/Cx）：选择每帧5-8个数据位。
    • 校验模式与类型（PM, PT）：选择无校验、奇校验或偶校验。
    • 错误模式（ERR）：这是一个关键配置。它决定错误状态（奇偶错PE、帧错FE）的汇报方式。
      • 字符模式（ERR=0）：状态寄存器（USRn）反映的是当前FIFO顶部字符的错误状态。适合需要逐字符检错的场景。
      • 块模式（ERR=1）：USRn中的错误位是自上次“复位错误状态”命令以来，所有到达FIFO顶部的字符错误的逻辑或（OR）。这能提高接收效率（因为软件不需要每个字符都检查状态），但无法定位具体是哪个字符出错，适合在消息末尾进行整体校验的场景。

  • UART模式寄存器2（UMR2n）：定义停止位和流控制模式。

    • 停止位长度（SB）：选择1、1.5或2个停止位。
    • 通道模式（CM）：用于选择自动回波、本地环回、远程环回等特殊模式，后文详述。
    • 发送器RTS控制（TXRTS）：当使能时，发送器会在开始发送前自动检查RTS线状态？不，这里需要仔细看手册。实际上，TXRTS位控制的是发送器是否自动管理RTS（Request To Send）输出信号。当TXRTS=1时，在消息传输完成后，UART会自动否定（拉高）RTS线。而RTS线的断言（拉低，表示本机准备好接收）通常需要软件手动完成。这是一种半自动的流控制。
    • 发送器CTS控制（TXCTS）：当TXCTS=1时，发送器只有在CTS（Clear To Send）输入信号被断言（低电平有效）时才会发送数据。如果发送过程中CTS被否定，当前字符会发送完毕，然后TX线进入空闲状态，直到CTS再次被断言。这是标准的硬件流控制（RTS/CTS）的接收方控制部分。

3.2 状态与数据寄存器：USRn, URBn, UTBn

这类寄存器用于反映模块状态和交换数据。

  • UART状态寄存器（USRn）：这是诊断通信问题的“仪表盘”。关键位包括：
    • TXRDY（发送就绪）：为1时，表示发送保持寄存器（或FIFO）为空，可以写入新的发送数据。
    • RXRDY（接收就绪）：为1时，表示接收保持寄存器（或FIFO）中有数据可读。
    • TXEMP（发送器空）：为1时，表示发送移位寄存器也为空，即整个发送路径都空闲了。
    • 错误标志位（FE, PE, OE, RB）：
      • FE（帧错误）：未在预期位置检测到停止位（高电平）。可能原因：波特率不匹配、线路干扰、断线。
      • PE（奇偶校验错误）：接收到的字符奇偶性与设定不符。可能原因：线路噪声。
      • OE（溢出错误）：CPU或DMA未及时读取数据，导致新接收的字符覆盖了尚未读取的旧字符。这是FIFO已满且移位寄存器中还有字符时，又收到一个新起始位触发的。这是硬件流控制要解决的核心问题。
      • RB（接收Break）：检测到Break条件（RX线持续低电平超过一个完整帧的时间）。
  • UART接收缓冲器（URBn）：读取此寄存器会弹出接收FIFO顶部的数据字节。最佳实践：在读取数据之前，先读取USRn寄存器来检查该数据字节伴随的错误状态（在字符模式下）。在块模式下，可以在读取一批数据后再检查USRn中的累积错误状态。
  • UART发送缓冲器（UTBn）：向此寄存器写入数据，会将数据压入发送FIFO（如果使能）或直接加载到发送保持寄存器，等待发送。

3.3 流控制与引脚寄存器：UIPn, UOP0n/UOP1n

  • UART输入端口寄存器（UIPn）：这是一个只读寄存器，仅有一位有效（bit 0: CTS），它反映了UCTSn输入引脚当前的电平状态。软件可以轮询此位来实现“查询式”的流控制，但效率低下。更常见的用法是结合中断，在CTS状态变化时触发中断，通知CPU。
  • UART输出端口命令寄存器（UOP0n/UOP1n）：用于手动控制RTS输出引脚。向UOP1n[RTS]位写1会使URTSn引脚输出有效（低电平），向UOP0n[RTS]位写1会使其无效（高电平）。注意：当UMR2n中的TXRTS或RXRTS使能了自动RTS控制时，硬件会自动管理该引脚，此时软件不应再通过UOPn寄存器进行干预，否则会产生冲突。

4. FIFO、流控制与数据缓冲机制

4.1 接收FIFO与四重缓冲

ColdFire UART的接收端有一个非常实用的设计：四重缓冲。这包括一个接收移位寄存器和三个接收保持寄存器组成的FIFO（先入先出）队列。

工作流程如下：

  1. 串行数据从RX引脚进入接收移位寄存器，完成一帧的组装。
  2. 该帧数据（包括数据位和状态位，如PE, FE, RB）被作为一个整体，加载到接收FIFO的底部（如果FIFO未满）。
  3. CPU或DMA从URBn（接收缓冲器）读取数据时，实际上是从FIFO的顶部弹出数据。
  4. 状态位USRn[RXRDY]在FIFO中至少有一个字符时置位。USRn[FFULL]在FIFO三个位置全满时置位。

这种设计的巨大优势：

  • 降低中断频率：相比于每个字符都产生一次接收中断，FIFO允许在积累多个字符后才通知CPU，大大减少了上下文切换的开销，提升了系统效率。
  • 提供缓冲时间：给CPU更宽松的时间响应数据到达，特别是在高波特率下，能有效防止因软件延迟导致的溢出错误（OE）。

4.2 硬件流控制（RTS/CTS）的实现与配置

硬件流控制是防止数据丢失的终极武器，尤其在高波特率或慢速CPU场景下必不可少。它通过两根额外的信号线实现：

  • RTS（Request To Send，输出）：本设备告诉对方，“我准备好接收了，你可以发数据给我”。
  • CTS（Clear To Send，输入）：本设备接收对方指令，“对方允许我发送数据了”。

在ColdFire UART中，硬件流控制可以分别在发送和接收方向配置：

  1. 接收方自动流控制（防止本机溢出）：

    • 配置：在UMR2n中使能RXRTS（接收器RTS控制）。
    • 行为：当接收器的FIFO将满（具体阈值由设计决定，通常是快满时）时，UART模块会自动否定（拉高）URTSn输出引脚，信号发送方“暂停发送”。当FIFO中有空间腾出时，再自动断言（拉低）URTSn，通知发送方“可以继续”。这完美解决了OE（溢出错误）问题。
    • 接线：将本机的URTSn（输出）连接到对方的UCTSn（输入）。

  2. 发送方自动流控制（尊重对方接收能力）：

    • 配置：在UMR2n中使能TXCTS（发送器CTS控制）。
    • 行为：发送器在发送每个字符前，会检查UCTSn输入引脚的状态。只有UCTSn被对方断言（低电平）时，才会开始或继续发送。如果发送过程中UCTSn被对方否定，发送器会在完成当前字符后暂停，直到UCTSn恢复断言。
    • 接线：将对方的URTSn（输出）连接到本机的UCTSn（输入）。

一个完整的双向硬件流控制连接：设备A的URTS接设备B的UCTS；设备B的URTS接设备A的UCTS。这样就形成了一个闭环，双方都能根据对方的接收能力来调节发送节奏。

实操心得：在调试流控制时，务必先用示波器或逻辑分析仪确认RTS/CTS信号线的实际电平变化是否符合预期。常见的故障是接线错误（交叉或直连不对）、引脚配置错误（未配置为UART功能）或软件未正确使能自动流控制功能。另外，注意RTS/CTS通常是低电平有效，但具体极性需查阅芯片手册确认。

5. 高级工作模式与应用场景

除了基本的全双工通信，UART还支持几种特殊工作模式，用于调试、测试和组网。

5.1 环回测试模式：自检的利器

环回模式主要用于硬件自检和软件调试，无需连接外部设备。

  • 本地环回模式（Local Loopback）：

    • 原理：芯片内部将发送器输出（UTXDn）直接连接到接收器输入（URXDn）。发送的数据会被自己立刻接收。外部引脚UTXDn被强制为高电平（空闲），URXDn输入被忽略。
    • 配置：通过UMR2n[CM]选择本地环回模式。
    • 应用：
      1. 驱动程序验证：在不焊接串口芯片或连接线缆的情况下，测试UART驱动程序的收发功能是否正常。
      2. 波特率校准测试：发送特定数据模式并接收，检查是否一致，可验证波特率配置是否正确。
      3. 中断/DMA测试：验证发送完成、接收就绪等中断是否能正常触发。

  • 自动回波模式（Automatic Echo）：

    • 原理：接收器收到的数据，不经过CPU，直接由硬件按位转发到发送器发送出去。CPU仍然可以正常读取接收到的数据。外部URXDn引脚接收的数据会立刻从UTXDn引脚发出。
    • 配置：通过UMR2n[CM]选择自动回波模式。
    • 应用：常用于简单的终端设备或协议分析，可以实时“反射”数据。注意：此模式下发送器状态位（TXRDY）无效，因为发送是由接收直接驱动的。

  • 远程环回模式（Remote Loopback）：

    • 原理：与自动回波类似，但主要用于测试对端设备。本地CPU无法读取接收到的数据，所有状态无效。它只是简单地将收到的比特流转发出去。
    • 应用：在通信链路中，一端设置为远程环回，另一端发送测试数据并接收，如果收到相同数据，则证明整个物理链路（包括两端设备）是通畅的。

5.2 多点模式（Multidrop Mode）：一主多从的组网方案

多点模式，有时也称为9位模式或地址唤醒模式，是实现单个主机与多个从机在一条总线（共用TX/RX线）上通信的经典方法。它不像I2C那样有专用的寻址协议，而是利用UART数据帧中的可编程位（通常是校验位的位置）来携带地址/数据标识。

  • 工作原理：

    1. 帧格式变化：数据帧中通常用于奇偶校验的位，被重新定义为地址/数据标志位（A/D位）。A/D=1表示该帧是地址帧；A/D=0表示该帧是数据帧。
    2. 从机初始状态：所有从机的接收器默认处于禁用或监听状态，但它们仍然在监测总线。
    3. 主机寻址：主机先发送一个地址帧（A/D=1），其中数据位包含目标从机的地址。
    4. 从机响应：所有从机都会收到这个地址帧，并产生中断（如果使能）。每个从机的CPU将收到的地址与自身预设的地址比较。
    5. 目标从机激活：地址匹配的从机，其CPU会使能自身的接收器，准备接收后续的数据帧。不匹配的从机保持接收器禁用，忽略后续的A/D=0的数据帧。
    6. 数据传输：主机发送一系列数据帧（A/D=0）。只有地址匹配的那个从机能接收这些数据。
    7. 本轮结束：数据发送完毕后，主机可以发送一个新的地址帧来选择另一个从机，或发送特定命令让当前从机再次禁用接收器。

  • 配置要点：

    • 在UMR1n中设置PM（校验模式）为11，以启用多点模式。
    • 通过UMR1n的PT位选择A/D位的极性（1为地址，0为数据，或反之）。
    • 从机软件需要处理地址比较，并动态地使能/禁用接收器。

  • 应用场景：工业RS-485总线网络。多个设备挂载在同一对差分线上，主机通过发送带地址的帧来与特定从机通信。这是一种简单、低成本的多设备通信方案。

6. 初始化序列、中断与DMA配置实战

理解了所有模块后，我们来看如何将它们组合起来，完成一个稳健的UART驱动初始化，并利用中断和DMA提升效率。

6.1 标准的UART初始化流程

手册中给出了一个清晰的初始化序列，我们可以将其转化为具体的代码步骤：

  1. 复位与模式指针初始化：

    • 向UCRn写入命令，复位发送器和接收器。
    • 复位模式指针（MISC[2:0]），这通常是通过访问UMR1n/UMR2n的顺序来实现的，确保后续对模式寄存器的写入指向正确的寄存器。

  2. 配置中断屏蔽寄存器（UIMRn）：

    • 根据需求，使能特定的中断源，例如接收就绪（RXRDY）、发送就绪（TXRDY）、FIFO满（FFULL）、CTS状态变化（COS）或Break信号变化。

  3. 配置输入使能控制（UACRn）：

    • 如果使用CTS硬件流控制，需要使能对应的输入引脚。

  4. 选择时钟源（UCSRn）：

    • 选择使用内部总线时钟还是外部DTINn时钟。

  5. 配置模式寄存器1（UMR1n）：

    • 设置字符长度（如8位）。
    • 设置校验模式（如无校验）。
    • 设置错误模式（字符模式或块模式）。
    • 如果使用多点模式，在此配置。

  6. 配置模式寄存器2（UMR2n）：

    • 设置停止位长度（如1位）。
    • 设置通道模式（正常模式或某种环回模式）。
    • 使能或禁用发送/接收的自动RTS/CTS流控制。

  7. 计算并设置波特率：

    • 根据系统时钟和目标波特率，计算分频值N。
    • 务必将计算出的值写入UBG1n和UBG2n寄存器。再次强调，UBG2n必须写入有效值（≥2）。

  8. 最后使能模块：

    • 向UCRn写入命令，使能发送器和/或接收器。

6.2 中断驱动编程

轮询方式效率低下，中断才是实际应用中的标配。配置中断的基本步骤：

  1. 配置UART中断源：在UIMRn寄存器中，使能你关心的中断位，比如RXRDY（接收就绪）。
  2. 配置微控制器中断控制器：
    • 找到UART模块对应的中断向量号（IVR）。
    • 在中断控制寄存器（如ICRn）中设置该中断的优先级和触发类型（通常是电平触发或边沿触发）。
    • 在中断屏蔽寄存器（IMR）中取消对该中断向量的屏蔽。
  3. 编写中断服务程序（ISR）：
    • 在ISR中，首先读取UART状态寄存器（USRn）或中断状态寄存器（UISRn）来确定中断来源。
    • 如果是RXRDY中断，则从URBn读取数据，并检查USRn中的错误位（FE, PE等）。
    • 如果是TXRDY中断，则可以向UTBn写入下一个要发送的字符（如果采用中断方式发送）。
    • 重要：清除中断标志。对于状态寄存器中的标志，通常通过读USRn/写UCRn（特定命令）或直接读URBn/写UTBn来清除。具体请查阅手册，错误操作可能导致中断无法退出。

6.3 使用DMA进行高效数据搬运

对于高速、大批量的数据传送（如文件传输、图像数据流），使用CPU逐个字节处理中断仍然是瓶颈。此时，DMA（直接内存访问）是理想选择。UART可以产生独立的发送和接收DMA请求。

发送DMA流程：

  1. 配置系统交叉开关：将UART的TX DMA请求信号映射到某个DMA通道。
  2. 禁用UART的TX中断：在UIMRn中清除TXRDY中断使能，避免中断和DMA冲突。
  3. 配置DMA通道：
    • 设置传输模式为“周期窃取”（Cycle Steal），每次请求传输一个字节。
    • 源地址（SAR）指向内存中的待发送数据数组，并设置地址递增（SINC）。
    • 目的地址（DAR）固定为UART发送缓冲器（UTBn）地址，不递增（DINC=0）。
    • 字节计数器（BCR）设置为要发送的总字节数。
    • 使能外部请求（EEXT）。
  4. 启动：当UART发送器就绪（TXRDY）时，会自动触发DMA请求，DMA控制器将数据从内存搬运到UTBn，无需CPU干预。传输完成后，DMA通道可产生完成中断通知CPU。

接收DMA流程：

  1. 映射DMA请求：将UART的RX DMA请求（通常基于RXRDY或FFULL）映射到另一个DMA通道。
  2. 禁用UART的RX中断。
  3. 配置DMA通道：
    • 源地址（SAR）固定为UART接收缓冲器（URBn）地址，不递增（SINC=0）。
    • 目的地址（DAR）指向内存中的接收缓冲区，并设置地址递增（DINC）。
    • 其他配置与发送类似。
  4. 启动：当UART接收到数据（RXRDY）时，触发DMA请求，数据自动从URBn保存到内存。

避坑指南：在配置接收DMA时，建议使用RXRDY（每个字符触发一次）而非FFULL（FIFO满触发）作为请求源。因为如果以FFULL为请求，当最后一包数据不足以填满FIFO时，DMA可能不会触发，导致数据滞留在UART中无法取出。使用RXRDY则能确保每个字符都被及时搬运。同时，需要在DMA传输完成中断中，检查UART是否还有残留数据（通过判断RXRDY状态），并进行最后的手动读取。

7. 调试技巧与常见问题排查

即使按照手册配置，在实际项目中U通信依然可能出问题。以下是一些实战中总结的排查思路：

问题1：通信完全无反应，收不到任何数据。

  • 检查电平：首先用万用表或示波器检查TX、RX引脚是否有电平变化。UART空闲时为高电平（通常3.3V或5V）。发送数据时应有明显的脉冲。
  • 检查接线：确认本机的TX接对端的RX，本机的RX接对端的TX。这是最常犯的错误。
  • 检查波特率：双方面定波特率是否完全一致？计算分频值是否有误？可以用示波器测量一个字节的时长来反推实际波特率。一个起始位+8数据位+1停止位的10位帧，在9600波特率下，持续时间应为10 / 9600 ≈ 1.0417 ms。
  • 检查初始化顺序：确认在使能UART模块之前，已经正确配置了GPIO复用功能（将引脚设置为UART模式而非GPIO模式），并且写入了有效的波特率发生器值（特别是UBG2n）。
  • 使用环回模式：配置为本地环回模式，自发自收。如果成功，说明芯片和驱动程序基本正常，问题可能出在外部电路或对端设备。

问题2：能收到数据，但全是乱码。

  • 帧格式不匹配：检查双方的数据位长度（如8位）、停止位（如1位）、校验位（如无校验）是否完全一致。一个常见的错误是一端设为8N1（8数据位，无校验，1停止位），另一端设为7E1（7数据位，偶校验，1停止位）。
  • 波特率误差过大：即使双方设置值相同，如果时钟源不准或分频计算误差太大，也会导致采样点漂移。计算并核对实际波特率误差是否在允许范围内（最好<2%）。
  • 电气干扰：长距离通信时，线路可能引入噪声。检查地线是否连接良好，考虑使用RS-232电平（±12V）或RS-485差分信号以提高抗干扰能力。

问题3：通信一段时间后丢数据，或出现溢出错误（OE）。

  • 缺乏流控制：这是最常见的原因。发送方速度大于接收方处理速度。启用硬件RTS/CTS流控制是最可靠的解决方案。
  • 软件处理不及时：如果未使用流控制，检查接收中断服务程序（ISR）是否执行时间过长，导致未能及时读取URBn。可以考虑使用接收FIFO，并在FIFO半满或全满时再产生中断，减少中断频率。
  • DMA配置错误：如果使用DMA，检查DMA传输是否完成，字节计数器（BCR）是否设置正确，DMA中断是否正常触发以处理后续数据。

问题4：多机通信（如RS-485网络）中，只有部分设备能响应。

  • 终端电阻：RS-485总线在高速或长距离时，需要在总线两端的设备上并联120Ω终端电阻，以消除信号反射。
  • 地址冲突：检查多点模式下各从机的地址是否唯一。
  • 收发器使能控制：RS-485是半双工，需要控制收发器的方向引脚（DE/RE）。确保在发送和接收状态间正确切换，并有足够的切换延时（特别是从发送切换到接收时，要等待最后一个字节完全发出）。
  • 总线冲突：检查是否有设备异常地持续驱动总线。RS-485总线应有多主冲突检测机制，但在简单的UART转RS-485应用中，通常由软件保证同一时刻只有一个发送器。

调试UART，逻辑分析仪是神器。它可以同时捕获TX、RX、RTS、CTS等多路信号，直观地显示波形、解码数据帧、测量时序，能快速定位是硬件问题、配置问题还是软件逻辑问题。没有分析仪的情况下，精心设计调试信息输出（比如将接收到的原始字节和状态寄存器值通过另一个串口或LED打印出来）也是必不可少的排障手段。