TMS320F28035高精度控制：HRPWM与HRCAP模块原理与工程实践

1. 项目概述：为什么我们需要皮秒级的控制精度？

在伺服电机驱动器的开发过程中，我经常遇到一个令人头疼的瓶颈：PWM分辨率不够。当系统时钟频率固定，比如60MHz时，一个计数周期就是16.67纳秒。这意味着，在生成一个100kHz的PWM波时，其周期计数器（TBPRD）为600个计数，而占空比的最小调节步长就是这16.67纳秒。对于追求极致平稳性和低噪音的电机控制，这个“台阶”感太明显了，尤其是在低速轻载时，转矩脉动会变得难以接受。同样，在测量电机编码器反馈或超声波回波时，传统的捕获模块受限于系统时钟，测量精度有限，难以实现高精度的速度环或位置环控制。

这就是TMS320F28035-EP这类芯片中高分辨率外设（HRPWM和HRCAP）存在的意义。它们不是为了取代传统功能，而是为了“填补”数字系统时钟周期之间的空白。你可以把它想象成一把普通的尺子，最小刻度是1毫米（系统时钟周期），而HR技术就像是在这1毫米之间，又画上了100条更细的刻度线。HRPWM允许你将PWM的上升沿或下降沿放置在这1毫米内的任意一个“亚毫米”位置，从而实现占空比或相位的微调。HRCAP则能以极高的精度“看清”外部信号边沿落在这1毫米内的哪个细分位置上。

对于从事高性能数字电源、精密运动控制、医疗仪器或任何需要高精度时间/频率调制的工程师来说，掌握这两个模块是迈向专业级的必经之路。它们能将你的系统控制精度从“能用”提升到“卓越”的级别。接下来，我将结合手册内容和实际调试经验，为你拆解这两个模块的核心原理、配置要点和那些手册上不会写的“坑”。

2. 高分辨率PWM（HRPWM）模块深度解析

2.1 HRPWM的核心：微边沿定位（MEP）技术揭秘

手册里提到HRPWM的关键是“微边沿定位”（Micro-Edge Positioning, MEP）。这听起来很玄乎，但原理其实可以类比。想象一下，系统时钟（SYSCLKOUT）就像一个大钟的秒针，每“滴答”一下是16.67纳秒（60MHz时）。传统PWM的边沿只能对齐到这些“滴答”声上。MEP技术则是在两个“滴答”声之间，插入了一个高速振荡的“子时钟”或延迟链。

这个延迟链由一系列精密的延迟单元构成。当PWM的比较匹配事件（CTR=CMPA）发生时，它并不立即改变输出，而是启动这个延迟链。延迟链会以皮秒级的步长（MEP Step Size，典型值150ps，最大310ps）进行“踱步”，直到走完你预设的“微步数”，才最终触发输出翻转。这个“微步数”就是你写入高分辨率扩展寄存器的值。

关键点在于：这个延迟链是独立于系统时钟的模拟电路。因此，MEP的精度（步长）会受芯片工作电压和环境温度的影响。电压越低、温度越高，延迟单元的延迟时间越长，MEP步长就越大（最大可达310ps）。这就是为什么手册的电气特性表中，MEP步长是一个范围值。在实际应用中，你不能把这个步长当作一个固定值来用，必须动态校准。

2.2 HRPWM的硬件限制与通道分配

这是新手最容易栽跟头的地方，务必牢记：

  1. 仅限EPWMxA通道：HRPWM功能只存在于每个ePWM模块的A输出通道（EPWMxA）上。B通道（EPWMxB）永远是传统的数字PWM。这意味着，如果你需要一对互补的带死区的高分辨率PWM，通常的做法是使用一个模块的EPWMxA（HRPWM）和另一个模块的EPWMxB（传统PWM）来组合，并通过相位寄存器进行同步。
  2. 系统时钟最低要求：HRPWM模块正常工作需要SYSCLKOUT频率至少为60MHz。低于这个频率，MEP逻辑可能无法稳定工作。
  3. 双沿高分辨率模式下的牺牲：当启用高分辨率周期模式（即双沿控制，同时调制上升沿和下降沿）时，该ePWM模块的B输出通道将不可用。这在设计功率拓扑（如全桥）需要对称调制时，需要特别注意通道规划。

2.3 寄存器扩展与SFO软件库：让HRPWM真正工作起来

传统PWM的占空比由CMPA:TBPRD的比值决定。HRPWM在此基础上，增加了对CMPA和TBPRD寄存器的高分辨率扩展。

  • CMPAHR (高分辨率比较寄存器)：这是一个8位的影子寄存器，与CMPA配对使用。CMPA决定边沿的“粗调”（系统时钟周期整数倍），CMPAHR决定“微调”（MEP步进数）。最终的精确时间 = CMPA * T_sysclk + CMPAHR * T_mep。
  • TBPHSHR (高分辨率相位寄存器)：同理，用于在相位调制模式下，对相位进行微调。

最重要的部分：MEP比例因子优化器（SFO）。如前所述，MEP步长是变化的。TI提供了名为“SFO”的软件库函数（通常在hrpwm.c/h中），用于在运行时动态估算当前电压和温度下，每个系统时钟周期内包含多少个MEP步长（即MEP Scale Factor）。

实操心得：SFO函数（如SFO()）必须被周期性调用，例如放在一个低优先级的后台任务或定时器中断中。它通过内部校准逻辑测量MEP步长，并更新一个全局变量（如MepScaleFactor）。你的HRPWM控制算法在计算CMPAHR值时，需要引用这个动态更新的比例因子。绝对不要在初始化时计算一次就固定使用，否则环境变化时精度会严重漂移。

配置HRPWM的基本流程如下：

  1. 配置ePWM模块的基础参数：时基周期（TBPRD）、计数模式、时钟预分频等。
  2. 使能HRPWM功能，并选择模式（高分辨率占空比模式、高分辨率周期模式等）。
  3. 初始化并启动SFO函数库，开始动态校准MEP比例因子。
  4. 在应用程序中，根据所需的高精度占空比，计算CMPA和CMPAHR的值。
    • 计算公式（以占空比模式为例）：
      • 期望的计数时间T_desired = DutyCycle * TBPRD * T_sysclk。
      • 整数部分CMPA = floor(T_desired / T_sysclk)。
      • 小数部分MEP_Steps = (T_desired - CMPA * T_sysclk) / T_mep。
      • CMPAHR = (int)(MEP_Steps * MepScaleFactor / 256)。注意CMPAHR是8位寄存器，其单位是“MEP步数/256”，所以需要乘以ScaleFactor再除以256进行归一化。
  5. 将计算好的CMPA和CMPAHR值写入对应的影子寄存器。

3. 高分辨率捕获（HRCAP）模块实战指南

如果说HRPWM是“精雕细琢”的输出，那么HRCAP就是“明察秋毫”的输入。它能以高达300ps的典型分辨率测量外部脉冲的宽度，这对于需要极高时间测量精度的应用是革命性的。

3.1 HRCAP的工作原理与模式选择

HRCAP模块内部有一个独立运行的16位高速计数器（HRCAP Clock），其时钟源可以是与系统时钟（SYSCLK）同步，也可以直接来自PLL输出（异步，频率更高）。当捕获引脚（HRCAPx）发生边沿事件（可配置为上升沿、下降沿或双边沿）时，模块会瞬间锁存这个高速计数器的值。

关键点：HRCAP的“高分辨率”秘密在于，它不仅能锁存计数器值（整数部分），还能通过内部的高分辨率逻辑，判断边沿事件发生在两个高速时钟周期之间的哪个“细分位置”（小数部分）。这个“细分”能力与HRPWM的MEP技术同源。

HRCAP主要支持两种工作模式：

  1. 脉冲宽度捕获模式：测量连续脉冲的宽度（高电平时间或低电平时间）。每个边沿事件都会触发捕获，并将时间戳存入一个2级深的FIFO缓冲区（HCCAPCNTRISE0/1,HCCAPCNTFALL0/1）。
  2. 差值（Delta）模式：直接测量两个边沿事件之间的时间差。这种模式效率更高，软件开销小，特别适合测量固定模式的信号周期。

3.2 HRCAP的校准：精度保障的生命线

和HRPWM一样，HRCAP的高分辨率部分也受温度和电压影响。因此，校准（Calibration）是使用HRCAP不可或缺的步骤。TI提供了HRCAP校准库函数。

校准的原理通常是：利用芯片内部HRPWM模块产生一个已知的、非常精确的脉冲信号（利用其MEP能力），将这个内部信号连接到HRCAP输入引脚（内部连接，无需外部电路），然后让HRCAP去测量这个脉冲的宽度。通过比较“理论值”和“测量值”，可以计算出当前工况下的HRCAP比例因子（Scale Factor）。后续的真实测量值需要除以这个比例因子来得到准确时间。

注意事项：校准过程需要占用一个HRPWM通道（通常是最后一个ePWMxA，如ePWM8A）来产生校准信号。这意味着，如果你的系统同时需要使用HRPWM和HRCAP，在资源规划时，需要预留出这个通道用于定期校准。校准应在系统启动时和运行中温度可能发生显著变化时进行。

3.3 HRCAP寄存器组与数据读取流程

HRCAP的寄存器相对简洁，核心是以下几组：

  • 控制寄存器（HCCTL）：配置工作模式（宽度/差值）、边沿极性、中断使能等。
  • 中断标志/清除寄存器（HCIFR, HCICLR）：管理捕获完成中断。
  • 捕获计数器寄存器（HCCAPCNTRISE/FALL[0:1]）：这是读取高分辨率时间戳的地方。每个寄存器包含两部分：高速计数器的整数值（高位）和边沿细分值（低位）。TI的校准库函数通常提供了直接将这些原始值转换为皮秒或纳秒时间的API。

典型的中断服务程序流程：

  1. 检查HCIFR寄存器，确定是哪个捕获事件（上升沿0，下降沿0，上升沿1，下降沿1）触发了中断。
  2. 从对应的HCCAPCNTRISE/FALL寄存器中读取原始值。
  3. 调用校准库的转换函数，将原始值转换为实际时间值（例如，单位：纳秒）。
  4. 清除对应的中断标志（HCICLR）。
  5. 处理得到的时间数据（如计算频率、占空比、速度等）。

4. eCAP与eQEP模块：传统但可靠的搭档

在深入高分辨率模块后，我们也不能忽视芯片上同时存在的增强型捕获（eCAP）和增强型正交编码器脉冲（eQEP）模块。它们虽然分辨率不如HRCAP，但功能成熟、资源丰富，在很多场景下依然是首选。

4.1 eCAP模块：灵活的四通道捕获器

eCAP模块可以看作一个功能强大的通用计时器/捕获器。其核心是一个32位的主计数器（TSCTR），可以自由运行或由事件门控。

  • 多达4个连续捕获事件：每个捕获事件可以锁存当前计数器的值到CAP1-4寄存器，并可配置在捕获后停止（单次模式）或循环捕获（连续模式）。这对于测量脉冲宽度、周期或占空比非常方便。
  • APWM模式：eCAP模块也可以配置为简单的PWM输出发生器，这在需要额外PWM通道时很有用。
  • 输入信号限定器：这是eCAP和eQEP共有的重要特性。它可以对输入信号进行数字滤波，防止毛刺误触发。限定器基于系统时钟采样，可以配置采样窗口宽度（3或6个样本）和采样周期，只有连续多个采样点状态一致，才认为边沿有效。在电机控制等噪声环境中，这个功能至关重要。

eCAP与HRCAP的选择：如果测量精度要求在几十纳秒以上，且信号频率不高，eCAP完全够用，且软件驱动更成熟。如果需要皮秒到纳秒级的超高精度测量，则必须使用HRCAP。

4.2 eQEP模块：电机位置反馈的瑞士军刀

eQEP是专为连接增量式光电编码器而设计的，但它也是一个强大的正交解码和位置测量工具。

  • 正交解码单元（QDU）：直接处理编码器的A、B两相正交信号，自动判断方向并产生4倍频的时钟脉冲（QCLK）和方向信号（QDIR），用于驱动位置计数器。
  • 32位位置计数器（QPOSCNT）：这是一个核心资源，可以累加QDU产生的脉冲，实现绝对位置跟踪。支持索引信号（Z脉冲）归零、位置比较中断、位置锁存等功能。
  • 单位定时器与捕获单元：可以用于测量速度。通过捕获两个位置事件之间的时间，或者测量单位时间内的位置增量，可以非常方便地计算转速。
  • 看门狗定时器：当编码器停止转动时，可以触发超时中断，防止软件死等。

配置eQEP的关键步骤：

  1. 配置GPIO复用，将对应引脚设置为eQEP功能。
  2. 配置解码控制寄存器（QDECCTL），设置信号极性、计数模式（向上/向下/正交计数）、索引信号使能等。
  3. 配置eQEP控制寄存器（QEPCTL），使能位置计数器、选择时钟源等。
  4. （可选）配置捕获控制寄存器（QCAPCTL），用于速度测量。
  5. 配置中断，例如位置比较匹配中断、索引脉冲中断、定时器溢出中断等。

避坑技巧：编码器信号通常较长，容易引入噪声。务必启用并合理配置eQEP输入信号的限定器（通过GPxQSEL寄存器），采样窗口宽度需要根据编码器最高转速和信号质量来权衡。窗口太宽可能丢失高速脉冲，太窄则可能无法滤除噪声。

5. 系统集成与PCB设计注意事项

将这些高精度模块用起来，不仅仅是写对寄存器。系统级的考量和PCB设计同样关键。

5.1 时钟系统与电源完整性

  • 稳定的时钟源：HRPWM和HRCAP的精度根基是系统时钟。使用一个高稳定度、低抖动的晶体振荡器至关重要。电源噪声会直接调制时钟的相位噪声，从而影响MEP和HRCAP的精度。
  • 干净的电源轨：模拟电路部分（如MEP延迟链）对电源噪声非常敏感。确保为芯片的VDD核心电源和VDDIO I/O电源提供充足的去耦电容，并遵循TI数据手册的推荐布局。模拟电源（VDDA）如果存在，也应单独处理。
  • 分离数字地与模拟地：虽然F28035是数字芯片，但其内部的高分辨率电路具有模拟特性。在PCB上，应将芯片下方的接地焊盘（thermal pad）作为“静地”，并通过多个过孔良好连接到PCB的接地平面。数字I/O的返回电流路径应与这颗“静地”点分离。

5.2 信号布线要点

  • HRCAP输入引脚：这是整个系统中最敏感的输入之一。布线应尽可能短，远离高频噪声源（如PWM输出线、开关电源节点）。如果信号来自板外，应考虑使用缓冲器或施密特触发器进行整形，并在引脚附近添加小电容滤波（需谨慎，避免影响边沿速度）。
  • HRPWM输出引脚：这些引脚驱动能力较强，边沿变化快，是主要的噪声发射源。布线也应尽量短，并避免平行靠近敏感的模拟信号线或HRCAP输入线。在驱动外部功率器件（如MOSFET栅极）时，务必使用栅极驱动芯片，切勿直接驱动。
  • eQEP编码器接口：通常采用差分线对（如RS-422）传输以增强抗噪能力。即使使用单端信号，也应将A、B、Z线并行走线，并包地处理，以减少共模干扰。

5.3 软件架构与实时性

  • 中断服务程序（ISR）优化：HRCAP和eQEP的中断可能非常频繁（尤其是高速编码器）。ISR应尽可能短小精悍，只做必要的数据读取和标志位操作，将复杂的计算（如速度滤波、位置环计算）转移到后台任务中。避免在ISR内调用浮点运算或复杂的库函数。
  • SFO和HRCAP校准任务的调度：这些校准函数执行时间可能较长（几十微秒级），不能放在高优先级的中断中。应将其置于低优先级后台任务（如主循环）或一个专用的低优先级定时器中断中。
  • 数据同步与缓冲��：对于HRCAP的连续捕获模式，其2级深度的FIFO很容易溢出。软件必须保证中断响应足够快，及时读取数据。可以使用更大的软件环形缓冲区来缓存中断读取的数据，供主程序异步处理。

6. 典型应用场景与配置实例

6.1 场景一：数字电源的电压环控制（使用HRPWM）

在峰值电流模式控制的数字电源中，HRPWM可以用于精确设定每个开关周期的关断时刻，从而实现更精细的输出电压调节。

配置要点：

  1. 使用一个ePWM模块（如ePWM1）的A通道（HRPWM）作为主开关信号。
  2. 配置为向上-向下计数模式，用于对称PWM生成。
  3. 使能HRPWM高分辨率占空比控制模式。
  4. 在电流采样中断（ADC中断）中，根据电压环PID的输出，实时计算下一个周期的CMPA和CMPAHR值。
  5. 利用影子寄存器机制，在周期中点（CTR=0）或周期结束（CTR=PRD）时安全更新比较值，避免毛刺。

6.2 场景二：超声波测距（使用HRCAP）

测量超声波发射与回波之间的时间差（飞行时间）。

配置要点：

  1. 使用一个GPIO触发超声波发射头。
  2. 将回波接收电路输出的信号连接到HRCAP1输入引脚。
  3. 配置HRCAP为差值（Delta）模式，捕获第一个上升沿（发射触发瞬间，可通过软件同步或外部电路关联）和第二个上升沿（回波到达）。
  4. 启用中断，在第二次捕获中断中，直接读取差值结果寄存器（在Delta模式下，时间差已由硬件计算好）。
  5. 调用校准函数将原始计数值转换为时间，再根据声速计算距离。
  6. 关键点：必须处理好发射瞬间的强噪声对HRCAP输入的可能干扰，可能需要硬件上增加屏蔽或软件上设置一个短暂的“盲区”。

6.3 场景三：伺服电机全闭环控制（使用eQEP+HRCAP）

这是最复杂的场景之一，结合了多个模块。

  • eQEP：连接电机后端的光电编码器（1024线），用于获取电机转子的中低精度、高动态位置和速度反馈，用于电流环和速度环。
  • HRCAP：连接一个高精度的位置传感器（如线性光栅尺的脉冲输出），用于获取工作台的超高精度、相对低动态的绝对位置反馈，用于最终的位置环闭合。

系统集成思路： eQEP提供快速、连续的位置反馈，构成内环（电流、速度）。HRCAP以较低频率（例如每毫秒）捕获一次光栅尺的绝对位置脉冲，此位置值作为一个“绝对参考”，定期对eQEP累积的位置计数器进行校正（即位置环的反馈值主要来源于eQEP，但由HRCAP定期消除其累积误差）。这种架构既保证了系统的动态响应，又实现了极高的静态定位精度。

7. 调试技巧与常见问题排查

7.1 HRPWM无输出或分辨率异常

  • 检查清单：
    1. 时钟确认：首先确认SYSCLKOUT频率是否≥60MHz。检查PLL和时钟分频配置。
    2. 寄存器保护：HRPWM相关寄存器（如HRMSTEP）可能受EALLOW保护。确保在配置前执行EALLOW指令，配置后执行EDIS指令。
    3. SFO状态：在调试器中监控SFO库返回的状态变量（如SFO_status）。状态1表示估算完成且有效，0表示估算中，负值表示错误（如MEP硬件故障）。在输出PWM前，必须确保SFO状态为1。
    4. 影子寄存器加载：确保CMPAHR的值是通过加载到影子寄存器（EPWMx_CMPA_HR的影子）来更新的，并且更新发生在安全的加载时刻（CTR=0或CTR=PRD），通过配置EPWMx_HRCNFG寄存器选择加载方式。
    5. 示波器测量：使用高带宽示波器（≥1GHz）和主动探头，测量HRPWM输出。通过微调CMPAHR值（例如每次增加10），观察边沿是否发生皮秒级的移动。如果移动是离散的、跳跃的（一个系统时钟周期），说明HRPWM未正确使能或SFO未生效。

7.2 HRCAP捕获值不稳定或误差大

  • 检查清单：
    1. 校准：这是首要原因。确认HRCAP校准函数已成功运行，并且返回的比例因子是合理的（通常在预期范围内）。尝试在温度变化后重新校准。
    2. 输入信号质量：用示波器检查HRCAP输入引脚上的信号。边沿是否干净陡峭？是否有振铃或过冲？噪声基底是否过高？糟糕的信号质量会淹没HRCAP的高分辨率能力。考虑增加RC滤波（但注意带宽）或使用比较器整形。
    3. 电源噪声：测量芯片电源引脚上的噪声。高频开关噪声会直接影响内部模拟延迟链的稳定性。加强电源去耦。
    4. 中断响应延迟：虽然HRCAP硬件缓冲区有2级，但如果中断响应太慢，仍可能丢失数据。检查中断优先级，确保没有更高级别的中断长时间阻塞CPU。
    5. 读取顺序：读取HCCAPCNTRISE和HCCAPCNTFALL寄存器时，确保按照数据手册要求的顺序进行，通常需要连续读取两次以确保数据的原子性。

7.3 eQEP计数不准或方向错误

  • 检查清单：
    1. 信号限定器：这是最常见的问题源。编码器信号有毛刺，导致误计数。增大限定器的采样周期（QUALPRD）或采用6样本模式。用示波器观察输入引脚波形，确认毛刺已被滤除。
    2. 引脚复用配置：确认GPIO已正确配置为eQEP功能（通过GPxMUX寄存器）。
    3. 正交相位：检查编码器A、B相的接线顺序。如果方向相反，可以在QDECCTL寄存器中交换A、B输入或反转方向逻辑。
    4. 索引信号：如果使用Z脉冲归零，确保索引信号的电平和脉宽满足要求，并正确配置了索引信号使能和复位模式。
    5. 计数器溢出：对于高速应用，32位位置计数器也可能溢出。使能位置比较中断或定期读取计数器并进行软件扩展处理。

最后，再分享一个底层调试的心得：当这些高精度模块行为异常时，不要只依赖软件仿真。一定要搭建实际的硬件电路，用高质量的示波器和逻辑分析仪进行信号测量。TI的C2000芯片有强大的XDS系列仿真器，配合Code Composer Studio (CCS) 的实时寄存器查看和图形化显示功能，可以边运行边观察寄存器变化和内部信号，这对于理解模块的实时行为和排查复杂问题至关重要。把芯片数据手册、外设参考指南和调试工具结合起来，才是攻克这些高性能外设的最佳路径。