1. 项目概述与核心价值在嵌入式音频处理、工业通信或者任何需要高速、多通道串行数据交换的DSP项目中TMS320C6746的McASP和McBSP是两个绕不开的核心外设。我接触过不少基于这颗芯片的音频编解码器、数字音频矩阵和工业控制板卡发现很多工程师拿到芯片手册后面对动辄几十页的寄存器描述和时序图往往感到无从下手配置过程充满了“玄学”色彩——代码能跑通但说不清为什么时序偶尔出错排查起来像大海捞针。这篇文章我就结合自己踩过的坑和项目经验把这两个串行接口从“黑盒”变成“透明盒”。我们不止看手册上冰冷的寄存器列表和时序参数更要深挖其设计逻辑、配置策略以及在实际硬件调试中那些手册不会告诉你的“潜规则”。无论是刚接触C6746的新手还是想优化现有设计的老手都能从中找到直接可用的配置思路和避坑指南。McASP和McBSP绝不仅仅是地址不同的寄存器集合理解它们是释放这颗高性能DSP数据吞吐能力的关键。2. 接口架构深度解析McASP与McBSP的设计哲学为什么C6746要同时提供McASP和McBSP两种串行接口这并非简单的功能堆砌而是TI针对不同应用场景的精准设计。理解它们的设计初衷是正确选型和配置的第一步。2.1 McASP为高保真音频而生的专业接口McASP的全称是Multichannel Audio Serial Port顾名思义它是为多通道、高质量音频流传输量身定制的。它的设计哲学是“灵活与精确”。核心特性与适用场景独立时钟域接收器Receiver和发送器Transmitter拥有完全独立的时钟ACLKR, ACLKX和帧同步AFSR, AFSX信号生成与控制逻辑。这意味着你可以轻松实现全双工、不同采样率的异步音频流传输。例如从ADC以48kHz接收音频的同时向DAC发送一个44.1kHz的音频流两者互不干扰。强大的格式单元通过RFMT和XFMT寄存器你可以对接收和发送的数据流进行极其精细的位级操作包括位序调整MSB/LSB first、位扩展、符号扩展、数据延迟等。这对于对接各种非标准或自定义音频格式的编解码器至关重要。时分复用TDM支持这是McASP的看家本领。通过RTDM和XTDM寄存器你可以灵活地将多达32个时隙Slot分配给最多16个串行器Serializer。这使得单个物理数据引脚如AXR0能够传输多达16个独立的音频通道在TDM256模式下甚至更多极大地节省了芯片引脚和PCB走线资源是构建多通道音频系统的基石。数字音频接口传输DIT模式专为传输S/PDIF或AES/EBU等消费级和专业级数字音频流而设计。在此模式下McASP会自动插入通道状态位、用户数据位和校验位你只需要关心音频数据本身。实操心得在配置多通道TDM时最常见的错误是时隙Slot和串行器Serializer的映射关系没搞清。记住一个核心原则RTDM/XTDM寄存器中的每一位bit对应一个时隙0-31该位为1表示当前串行器在此刻该时隙是激活的。你需要根据音频数据在TDM帧中的位置来正确设置这些位。2.2 McBSP通用且稳健的同步串行接口McBSP的全称是Multichannel Buffered Serial Port。它的设计哲学更偏向“通用与高效”是DSP领域经典的串行接口应用范围远超音频。核心特性与适用场景高度可编程的采样率发生器SRGR这是McBSP的灵魂。通过配置SRGR寄存器中的CLKGDV分频器你可以从内部或外部参考时钟CLKS灵活地生成所需的位时钟CLKX/CLKR和帧同步信号FSX/FSR。这种设计使其能轻松适配各种非标准速率的串行设备。灵活的数据延迟RCR/XCR寄存器中的RDATDLY和XDATDLY字段允许你设置数据相对于帧同步信号的延迟0, 1, 2个位时钟。这个特性对于对接那些帧同步脉冲与数据起始位关系特殊的设备如某些ADC非常有用。多通道选择模式虽然名字里有“Multichannel”但McBSP的多通道能力通常指通过RCER/XCER寄存器选择128个通道中的一部分进行收发更适用于时分复用的通信协议而非McASP那种纯粹的、为音频优化的多通道TDM。与EDMA的无缝协作McBSP的FIFO缓冲区和DMA事件触发机制非常成熟配合C6746强大的EDMA控制器可以实现极低CPU开销的连续数据块传输特别适合作为数据采集或通信系统的前端。配置要点McBSP的配置流程通常比McASP更线性。一个常见的启动顺序是1. 使采样率发生器处于复位状态SPCR[1] GRST 02. 配置引脚复用、时钟极性、帧长度等参数PCR,RCR,XCR,SRGR3. 退出采样率发生器复位GRST 1等待时钟稳定4. 退出发送/接收器复位XRST 1,RRST 1。打乱这个顺序常常导致时钟异常。2.3 McASP vs. McBSP如何选择特性维度McASPMcBSP选型建议主要应用专业/消费级音频多通道TDM音频流通用同步串行通信语音编码数据采集音频项目首选McASP通用通信或已有代码复用考虑McBSP时钟灵活性极高收发完全独立支持外部/内部高频时钟分频高依赖一个采样率发生器收发时钟可同源或独立需要完全异步的收发时钟必须选McASP数据格式处理极强内置位操作、掩码、DIT模式一般支持数据延迟和压缩扩展对接复杂或非标准位格式的音频设备McASP省心很多多通道支持原生、硬件级TDM支持概念清晰时隙-串行器通过通道使能寄存器实现更偏向逻辑通道选择纯粹的、固定时隙结构的多通道音频如8入8出McASP是唯一选择开发复杂度较高寄存器多概念抽象相对较低资料和范例更丰富新手可以从McBSP入手理解概念但深入音频必须攻克McASP与DMA协作通过DMA事件和AFIFO效率高通过DMA事件和FIFO非常成熟稳定两者均能高效协作EDMAMcBSP的范例可能更多3. 核心寄存器详解与配置策略手册上的寄存器列表只是地址的罗列。这里我们聚焦于那些真正决定接口行为的“关键控制寄存器”并解释每个关键配置位的实际影响。3.1 McASP核心寄存器配置指南McASP的寄存器看似繁多但可以按功能模块化理解。3.1.1 引脚与全局控制PFUNC,PDIR,GBLCTL这是配置的起点决定了McASP引脚是作为通用IO还是串行功能。PFUNC: 将某个AXR[n]引脚配置为串行数据线0还是通用IO1。务必在初始化早期设置。PDIR: 当引脚用作串行功能时配置方向。例如ACLKX若由内部产生并输出给外部编解码器则需设置为输出1。GBLCTL: 全局控制核。最重要的操作是“复位”序列写GBLCTL的XRST 0,RRST 0 来复位收发器。写GBLCTL的FRST 0 来复位帧同步发生器。配置所有其他寄存器时钟、格式、TDM等。然后按顺序使能先置位FRST 1再置位XRST 1 和RRST 1。这顺序不能错否则帧同步可能无法正确产生。3.1.2 时钟控制寄存器ACLKXCTL,AHCLKXCTL,ACLKRCTL,AHCLKRCTL这是时序的源头配置错误直接导致无时钟或时钟频率不对。时钟源选择CLKXM,CLKRM1表示该时钟由McASP内部产生作为Master0表示接收外部时钟作为Slave。高频时钟分频AHCLKXDIV,AHCLKRDIV当使用内部高频时钟源如AHCLKX时此分频器用于产生位时钟ACLKX/R的基准。计算公式ACLKX频率 输入高频时钟频率 / (AHCLKXDIV 1)。位时钟分频ACLKXDIV,ACLKRDI对基准时钟进一步分频得到最终的串行位时钟。位时钟频率 基准时钟频率 / (ACLKXDIV 1)。极性控制CLKXP,CLKRP决定数据在时钟的上升沿还是下降沿采样。必须与对接的设备严格匹配。通常CLKXP0表示在上升沿发送数据CLKRP0表示在下降沿接收数据参见手册图6-31, 6-32。3.1.3 格式单元寄存器XFMT,RFMT决定了数据在总线上的位级形态。XBUSEL/RBUSEL:极其重要它决定了CPU或DMA访问数据缓冲区XBUF/RBUF时使用的数据总线位宽。1使用外设配置总线通常32位0使用DMA总线。必须与你的数据访问方式CPU轮询还是DMA以及数据位宽匹配。配置错误会导致读写的数据错位。XSSZ/RSSZ: 选择每个串行器字长8, 12, 16, 20, 24, 32位。这应与音频采样精度一致如16位音频设为0x0代表16位。XBIT0/RBIT0: 指定数据字的哪一位最先发送/接收。0为MSB first常见于I2S1为LSB first。XPAD/RPAD: 指定当串行器字长小于总线访问单元如32位时填充位的值。通常设为0。3.1.4 串行器与TDM配置SRCTLn,XTDM,RTDM这是实现多通道的核心。SRCTLn: 每个串行器0-15都有一个控制寄存器。你需要配置SRMOD: 模式。0x0为禁用0x1为发送器0x2为接收器。DISMOD: 禁用时输出。对于发送串行器当它被禁用不在激活时隙时引脚状态高阻、低、高。XTDM/RTDM: 如前所述32位寄存器每一位对应一个TDM时隙。你需要根据音频通道在TDM帧中的位置将对应的位设为1。例如一个标准的I2S TDM帧64位时钟包含左、右通道左通道通常在时隙0右通道在时隙1。那么如果使用串行器0发送左通道就需要设置XTDM 0x00000001如果还用串行器1发送右通道则需额外设置。3.2 McBSP核心寄存器配置指南McBSP的寄存器组更为紧凑逻辑链清晰。3.2.1 串行端口控制寄存器SPCR这是总开关和状态中心。RRST/XRST: 接收/发送器复位。同样应在配置其他寄存器前将其清零全部配好后再置位。GRST: 采样率发生器复位。在修改SRGR前应将其清零。FRST: 帧同步发生器复位。在GRST使能后再使能FRST。DXENA: 发送数据延迟使能。当使能时会在第一个数据位前插入延迟这有助于满足某些编解码器的建立时间要求。如果你的时序紧张可以尝试关闭它。3.2.2 采样率发生器寄存器SRGRMcBSP时钟的心脏。CLKSM: 选择采样率发生器的时钟源。1使用内部CPU时钟ASYNC域0使用外部CLKS引脚。CLKGDV: 这是核心分频系数。必须大于等于1。生成的位时钟频率 输入时钟频率 / (CLKGDV 1)。例如输入100MHz需要12.288MHz的位时钟对应48kHz采样率256倍过采样则CLKGDV (100 / 12.288) - 1 ≈ 7.13取整为7实际频率约为12.5MHz需评估误差是否可接受。FPER: 帧周期定义两个帧同步信号之间的位时钟数。帧周期 (FPER 1) * 位时钟周期。FWID: 帧同步脉冲宽度单位为位时钟数。脉冲宽度 (FWID 1) * 位时钟周期。3.2.3 接收/发送控制寄存器RCR,XCR定义数据帧结构。R/XPHASE: 单相还是双相帧。绝大多数应用使用单相帧0。R/XFRLEN1: 相位1的帧长度每帧包含的字数。例如单声道就是1立体声就是2。R/XWDLEN1: 相位1的字长每个字的位数。8, 12, 16, 20, 24, 32位可选。R/XDATDLY: 数据延迟。如前所述00b表示无延迟数据在帧同步有效后第一个时钟沿开始01b延迟1位10b延迟2位。这是解决数据对齐问题的关键参数。3.2.4 引脚控制寄存器PCR配置时钟和帧同步的信号方向与极性。CLKXM/CLKRM: 与McASP类似1内部产生输出0外部输入。FSXM/FSRM:1内部产生帧同步输出0外部输入。CLKXP/CLKRP,FSXP/FSRP: 时钟和帧同步的极性。同样需要与外设严格匹配。4. 时序参数解读与硬件设计要点手册中的时序参数表Table 6-45至6-59不是摆设是保证硬件稳定工作的“法律”。这里教你如何看懂并用好它们。4.1 关键时序参数解析以McASP0的时序要求Table 6-45为例我们看几个最重要的参数tc(ACLKRX)(Cycle time)ACLKX/R时钟的最小周期。例如在1.3V下内部时钟模式最小值是25ns对应最大频率40MHz。这意味着你通过分频计算出的位时钟周期必须大于等于此值。如果你需要12.288MHz约81.4ns周期远大于25ns满足要求。tsu(AXR-ACLKRX)(Setup time)和th(ACLKRX-AXR)(Hold time)这是接收端的关键参数。它定义了外部设备发送给McASP的数据AXR[n]相对于McASP接收时钟ACLKR/X边沿的建立时间和保持时间要求。tsu: 数据必须在时钟沿到来之前至少稳定tsu时间。例如内部时钟模式下为11.5ns。th: 数据在时钟沿到来之后必须继续稳定至少th时间。注意内部时钟模式下th是-1ns。负的保持时间意味着数据可以在时钟沿之后稍微提前变化这对设计是有利的。硬件设计启示在PCB布局时要尽量保证数据线AXR与对应的接收时钟线ACLKR等长以减少skew确保数据窗口满足建立保持时间。td(ACLKX-AXRV)(Delay time)这是发送端的关键参数。它定义了从McASP内部发送时钟边沿到数据引脚AXR[n]输出有效之间的最大延迟。例如内部时钟模式下最大为6ns。硬件设计启示这个延迟加上PCB走线延迟就是数据到达外部设备如编解码器的时间。你需要确保这个总延迟加上外部设备自身的建立时间要求不超过外部设备时钟周期的一半理想情况。这决定了McASP作为Master时能驱动的最大布线长度或负载。4.2 同步与异步模式下的时序考量同步模式ASYNC0接收器使用发送器的时钟ACLKX。此时ACLKRCTL寄存器的配置可能被忽略。所有时序都围绕ACLKX展开。这种模式简化了时钟树但要求收发设备时钟同源。异步模式ASYNC1接收器和发送器使用各自独的时钟。此时必须分别满足ACLKX和ACLKR相关的时序要求。在异步模式下需要特别注意两个时钟域之间的数据缓冲FIFO以防数据溢出或读空。McASP的AFIFO就是为此设计。4.3 供电电压对时序的影响仔细观察表格会发现1.3V/1.2V/1.1V和1.0V核心电压下的时序参数是不同的。电压越低芯片内部逻辑速度越慢时序要求更宽松最小周期变大即最大频率降低但输出延迟可能增大。例如tc(ACLKRX)在1.3V下最小25ns40MHz在1.0V下最小35ns约28.6MHz。设计建议如果你的系统工作在可变电压或低功耗模式下必须按照最差情况最低电压来评估最大通信速率留有足够的时序裕量。5. 实战配置流程与代码示例理论说再多不如一行代码。下面我给出一个典型的McASP配置流程用于驱动一个I2S格式的音频编解码器如TLV320AIC3106工作在主模式McASP提供时钟和帧同步立体声16位48kHz采样率。5.1 McASP 初始化配置步骤假设使用McASP0的AXR0引脚作为音频数据线ACLKX0和AFSX0作为主时钟和帧同步输出。系统高频参考时钟AHCLKX为24.576MHz生成48kHz * 512。// 1. 使能McASP模块的电源和时钟这部分依赖具体的系统配置如PSC模块 // 通常需要配置PSCPower and Sleep Controller和PINMUX引脚复用 // 假设相关宏已定义 // 2. 配置引脚功能为McASP而非GPIO *(volatile unsigned int *) (MCASP0_BASE MCASP_PFUNC) 0x00000000; // 所有AXR引脚用于串行功能 *(volatile unsigned int *) (MCASP0_BASE MCASP_PDIR) 0x00000003; // ACLKX0和AFSX0配置为输出AXR0根据收发配置此处先不设 // 3. 复位整个McASP模块 *(volatile unsigned int *) (MCASP0_BASE MCASP_GBLCTL) 0x0; // 清零XRST, RRST, FRST等 // 4. 配置发送器时钟作为Master *(volatile unsigned int *) (MCASP0_BASE MCASP_ACLKXCTL) (0 25) | // CLKXP0, 上升沿发送数据 (I2S标准) (1 24) | // CLKXM1, ACLKX由内部产生并输出 (0 23) | // ASYNC0, 接收器使用发送器时钟同步模式 (0 5) | // AHCLKXDIV 0 不对AHCLKX分频假设输入直接是24.576MHz (0); // ACLKXDIV 0 位时钟 AHCLKX / (01) 24.576MHz // 位时钟BCLK 24.576MHz 对应48kHz采样率的512倍过采样LRCLK // 5. 配置发送器帧同步 *(volatile unsigned int *) (MCASP0_BASE MCASP_AFSXCTL) (0 27) | // FSRM0, 忽略接收帧同步配置 (1 26) | // FSRMOD0b001, 突发模式每字一个帧同步适用于I2S (1 25) | // FSXP0, 帧同步低有效I2S标准WS0为左声道 (1 24) | // FSXM1, AFSX由内部产生 (0 20) | // AFSXWID 0 帧同步脉冲宽度为1个位时钟I2S要求 (31); // AFSXPER 31 帧周期为32个位时钟对应16位左声道16位右声道 // 6. 配置发送器数据格式 *(volatile unsigned int *) (MCASP0_BASE MCASP_XFMT) (1 25) | // XBUSEL1, 使用32位外设总线访问CPU直接读写 (0 24) | // XBIT00, MSB first (I2S标准) (0 20) | // XPAD0, 填充0 (0 19) | // XSSZ0b000, 字长为16位 (0 18) | // XROT0, 不旋转 (0 17) | // XRVRS0, 不反转位序 (0 16) | // XDLY0b00, 无数据延迟 (0); // 保留位 // 7. 配置串行器0为发送器并映射到TDM时隙0左声道 *(volatile unsigned int *) (MCASP0_BASE MCASP_SRCTL0) (1 0); // SRMOD0b01, 配置为发送串行器 // 注意DISMOD等位可根据需要设置例如DISMOD0输出高阻当非激活时。 *(volatile unsigned int *) (MCASP0_BASE MCASP_XTDM) 0x00000001; // 仅时隙0激活 // 8. 配置接收器相关寄存器如果启用接收 // 在同步模式下接收时钟和帧同步跟随发送器但格式和串行器需要单独配置 *(volatile unsigned int *) (MCASP0_BASE MCASP_ACLKRCTL) ... ; // CLKRM0, 使用ACLKX *(volatile unsigned int *) (MCASP0_BASE MCASP_AFSRCTL) ... ; // FSRMOD需匹配 *(volatile unsigned int *) (MCASP0_BASE MCASP_RFMT) ... ; // 格式需匹配发送端 *(volatile unsigned int *) (MCASP0_BASE MCASP_RTDM) 0x00000001; // 接收也映射到时隙0 *(volatile unsigned int *) (MCASP0_BASE MCASP_SRCTL1) (2 0); // 配置串行器1为接收器 // 9. 使能帧同步发生器然后使能发送器/接收器 *(volatile unsigned int *) (MCASP0_BASE MCASP_GBLCTL) | (1 2); // 置位FRST // 稍作延时等待时钟稳定 delay_us(10); *(volatile unsigned int *) (MCASP0_BASE MCASP_GBLCTL) | (1 0); // 置位XRST *(volatile unsigned int *) (MCASP0_BASE MCASP_GBLCTL) | (1 1); // 置位RRST (如果启用接收) // 10. 现在McASP已经开始产生BCLK和LRCLK并等待数据写入XBUF05.2 数据搬移与DMA配置对于连续音频流绝对不建议用CPU轮询XRDY标志位来搬运数据。必须使用EDMA。配置EDMA通道将EDMA通道的源地址指向你的音频数据缓冲区例如Ping-Pong Buffer目的地址固定为MCASP0_XBUF0的地址。配置同步事件将EDMA的同步事件设置为MCASP0_TX_EVT。这样每当McASP发送器准备好新数据即XRDY标志置位实际上由XEVTCTL寄存器控制产生DMA事件EDMA就会自动搬运一个数据单元16位或32位取决于XBUSEL和字长。配置传输参数根据音频是立体声还是多通道设置EDMA的传输单元大小ESIZE和数组/帧计数。例如立体声16位数据每个采样是32位左右则ESIZE为32位每次传输一个数组包含左声道和右声道两个元素。避坑指南在启用DMA前务必确保McASP的XEVTCTL寄存器配置正确选择了合适的事件模式如XEVT模式每次XRDY产生事件。同时注意XBUSEL的设置必须与EDMA访问的总线匹配。如果XBUSEL1外设配置总线但EDMA试图通过DMA端口写入数据将无法送达正确位置。6. 常见问题排查与调试技巧即使按照手册配置McASP/McBSP不出数据或者数据错乱也是家常便饭。以下是我总结的排查清单6.1 时钟和帧同步信号无输出检查电源和时钟域确认PSC模块已经使能了McASP所在电源域和模块时钟。用示波器测量AHCLKX输入引脚如果使用外部高频时钟是否有信号。检查引脚复用确认PFUNC寄存器已将ACLKX,AFSX,AXR0等引脚配置为McASP功能而不是GPIO。检查复位状态确保配置寄存器前GBLCTL中的XRST,RRST,FRST已清零。配置完成后严格按照FRST-XRST/RRST的顺序使能。检查时钟分频计算确认AHCLKXDIV和ACLKXDIV的计算值是否正确。一个快速验证方法是将ACLKXCTL中的CLKXM设为1ACLKXDIV设为一个较小的值如1用示波器看ACLKX引脚是否有方波输出。如果没有说明前级配置或引脚复用有问题。6.2 有时钟和帧同步但无数据输出/输入检查串行器配置确认SRCTLn寄存器中的SRMOD已正确设置为发送1或接收2模式并且没有设置为禁用0。检查TDM时隙映射确认XTDM/RTDM寄存器中对应你使用的串行器编号n的位在你期望数据出现的时隙上被置1。这是最容易被忽略的一点。一个时隙可以映射多个串行器但一个串行器在某一时刻只能在一个时隙有效。检查数据缓冲区访问CPU轮询检查XSTAT寄存器的XRDY位或RSTAT的RRDY位。只有为1时才能读写XBUFn/RBUFn。写XBUF会清除XRDY读RBUF会清除RRDY。DMA方式检查EDMA通道是否已正确链接并启用同步事件是否选择正确。用CCS的Memory Browser查看XBUF地址手动写入一个测试值如0xAAAA5555看是否能发送出去可以快速判断是McASP置问题还是DMA问题。检查数据格式确认XFMT/RFMT中的XSSZ/RSSZ字长、XBIT0/RBIT0位序与外部设备完全一致。XBUSEL/RBUSEL必须与你的访问方式匹配CPU用1DMA用0。6.3 数据错位或杂音首要怀疑对象时钟极性仔细核对CLKXP,CLKRP,FSXP,FSRP与外部设备的数据手册是否一致。I2S标准通常是FSXP0帧同步低电平为左声道CLKXP0发送在上升沿接收在下降沿。用示波器同时测量ACLKX,AFSX和AXR0对照手册图6-31/6-32检查数据边沿是否出现在正确的时钟沿和帧同步相位内。检查数据延迟对于McBSP检查XDATDLY/RDATDLY。对于McASP检查XFMT/RFMT中的XDLY/RDLY。不正确的延迟会导致数据错位一个字。检查字长和时隙宽度在TDM模式下确保每个时隙的宽度由AFSXCTL中的AFSXWID和AFSXPER间接定义能够容纳你设置的字长XSSZ。例如字长32位时隙宽度必须至少为32个ACLKX周期。电源噪声高速串行数据对电源质量敏感。确保模拟和数字电源已妥善隔离并在McASP电源引脚附近放置足够的去耦电容0.1uF和10uF组合。6.4 使用逻辑分析仪或示波器进行调试这是最直接有效的手段。抓取ACLKX,AFSX,AXR0三个信号。看框架首先确认AFSX即LRCLK的频率是否为预期的采样率如48kHzACLKX即BCLK的频率是否为AFSX频率的64倍或512倍等。看对齐放大看一个帧周期内AFSX边沿与AXR0数据起始位之间的关系是否符合配置的延迟。看数据将AXR0信号设置为总线显示解码为I2S或TDM格式直接查看发送的数据值是否与你写入XBUF的值一致。如果不一致检查位序MSB/LSB和字长设置。配置McASP和McBSP是一个需要耐心和细致的过程它融合了对硬件时序的理解、对寄存器功能的掌握以及实际的调试技巧。希望这篇结合了原理、配置和实战经验的详解能帮你把这部分知识真正消化在下一个DSP项目中游刃有余。记住没有一次成功的配置是偶然的每一个不起眼的寄存器位背后都可能藏着让系统稳定工作的关键。
![PhoneGap NFC Plugin版本升级指南：从旧版本迁移到1.2.0的完整教程 [特殊字符]](http://pic.xiahunao.cn/yaotu/PhoneGap NFC Plugin版本升级指南：从旧版本迁移到1.2.0的完整教程 [特殊字符])
